「basic clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A low speed basic clock CLK (CLK=10 MHz) is used in the single shot mode and a high speed basic clock CLK (CLK=20 MHz) is used in the consecutive shot mode.例文帳に追加

単写モードにおいては低速の基本クロックＣＬＫ（ＣＬＫ＝１０ＭＨｚ）が使用され、また連写モードでは高速の基本クロックＣＬＫ（ＣＬＫ＝２０ＭＨｚ）が使用される。 - 特許庁

In a clock divider 112, a basic clock signal 101 is subjected to 1/2 frequency division to generate a clock signal 107 dedicated to memory operation.例文帳に追加

クロック分周器１１２は、基本クロック信号１０１を２倍の周期に分周してメモリ動作用のクロック信号１０７とする。 - 特許庁

The signal generating circuit 34 generates a sub-clock signal which is generated based on a basic clock signal CLK1 and has the 1/2 frequency of the basic clock signal, a reversed sub-clock signal (/CLK2) which is reverted the sub-clock signal, an H level signal, and an L level signal.例文帳に追加

信号生成部３４は、基本クロック信号ＣＬＫ１に基づいて生成されその周波数が１／２からなる副クロック信号ＣＬＫ２、これを反転した反転副クロック信号（／ＣＬＫ２）、Ｈレベル信号、Ｌレベル信号をそれぞれ生成する。 - 特許庁

A NAND circuit 11 of a signal generating circuit 10 inputs a delay basic clock gate signal Gd, via a basic clock gate G and a delay circuit 13.例文帳に追加

信号発生回路１０のナンド回路１１は基本クロックゲート信号G と遅延回路１３を介して遅延基本クロックゲート信号Gdを入力する。 - 特許庁

A recover latch 130 operates in compliance with a delayed clock ck1 whose phase is delayed with respect to the basic clock ck0.例文帳に追加

リカバーラッチ１３０は基本クロックｃｋ０よりも位相が遅延した遅延クロックｃｋ１に従って動作する。 - 特許庁

The basic clock supply part 304 outputs the clock of a standard frequency or a frequency higher than that as the basic clock CLK corresponding to clock changeover control signals inputted through a serial interface circuit 305.例文帳に追加

基本クロック供給部３０４は、シリアルインターフェース回路３０５を通じて入力されるクロック切り換え制御信号に応じて標準周波数またはそれよりも高周波数のクロックを基本クロックＣＬＫとして出力する。 - 特許庁

A multi-phase delay clock generating part 1 generates a multi- phase delay clock, constituted of n pieces of phase delay clocks by successively delaying a basic clock.例文帳に追加

多相遅延クロック発生部１は、基本クロックを順次遅延させることによって、ｎ個の位相遅延クロックからなる多相遅延クロックを発生する。 - 特許庁

To add a time stamp according to timing of a clock on a device side to video compression data even if a clock different from a basic system clock in phase is used.例文帳に追加

映像圧縮データに対し、基本システムクロックと位相の異なるクロックを使用しても装置側クロックのタイミングに合ったタイムスタンプを付加する。 - 特許庁

In the heating time calculating part 11, the count number N is calculated from a heating amount control signal (a coefficient K) and a basic clock cycle and the count number N is derived from the basic clock.例文帳に追加

加熱時間算出部１１は、加熱量制御信号（係数Ｋ）と基本クロック周期から、カウント数Ｎを計算し、基本クロックからカウント数Ｎを求める。 - 特許庁

A B1/B2 signal generating block 12 receives the basic clock signal of a frequency of 25 MHz, generates clock signals B1, B2 of a frequency of 12.5 MHz delayed by a half period of the basic clock signal from the clock signals A1, A2, selects either of the clock signals and outputs the selected clock signal.例文帳に追加

Ｂ１／Ｂ２信号発生ブロック１２は、周波数２５ＭＨｚの基本クロック信号を入力し、クロック信号Ａ１およびＡ２から基本クロック信号の１／２周期分遅延した周波数１２．５ＭＨｚのクロック信号Ｂ１およびＢ２を生成し、いずれか一方のクロック信号を選択して出力する。 - 特許庁

In the internal refresh control circuit, a refresh basic clock 126 is generated asynchronously to an external clock in a refresh basic clock generation circuit 121 and refresh request signals 127 are activated finally in response to it.例文帳に追加

内部リフレッシュ制御回路において、リフレッシュ基本クロック生成回路１２１で外部クロックとは非同期でリフレッシュ基本クロック１２６が生成され、これに応じて、最終的にリフレッシュ要求信号１２７が活性化される。 - 特許庁

When the basic clock frequency is 14.31818 Mz, such control is not performed.例文帳に追加

基準クロック周波数が１４．３１８１８ＭＨｚであるときは、そのような制御はしない。 - 特許庁

Display data are written in the RAMs 3, 4 by using a basic clock of the HDTV signal.例文帳に追加

ＲＡＭ３，４には、ＨＤＴＶ信号の基本クロックを用いて表示データが書き込まれる。 - 特許庁

K pieces of clock phase difference generation circuits 16-18 shift the phase of basic clock signal ADCK1 by different predetermined values and supply them to an A/D converter as a clock signal ADCK2.例文帳に追加

ｋ個のクロック位相差発生回路１６〜１８は、基本クロック信号ADCK1の位相を異なる所定値だけシフトしてクロック信号ADCK2としてＡ/Ｄコンバータに供給する。 - 特許庁

When a basic clock data updating process ends (step S203), the mode is switched to a transmission mode (step S204) and the basic clock data stored in a storing area are transmitted (step S205).例文帳に追加

基本時計データの更新処理が終了したならば（ステップＳ２０３）、送信モードに切り換え（ステップＳ２０４）、記憶エリアに格納されている基本時計データを送信する（ステップＳ２０５）。 - 特許庁

A latch part 2 latches a reception burst signal respectively by a basic clock and the n pieces of phase delay clocks constituting the multi-phase delay clock.例文帳に追加

ラッチ部２は、受信バースト信号を、基本クロック、および多相遅延クロックを構成するｎ個の位相遅延クロックでそれぞれラッチする。 - 特許庁

A frequency identification circuit 2 receives an external clock signal extCLK received via a clock input buffer 1 of this semiconductor integrated circuit at its one input as a clock signal ECLK, and the frequency identification circuit 2 receives a basic clock signal BCLK generated by a basic clock oscillator 3 at the other input.例文帳に追加

クロック入力バッファ１を介して入力された外部クロック信号ｅｘｔＣＬＫを、クロック信号ＥＣＬＫとして、周波数同定回路２の一方の入力に供給し、基本クロック発振器３が形成した基本クロック信号ＢＣＬＫを周波数同定回路２の他方の入力に供給する。 - 特許庁

To provide an analog speedometer with a novel modeling by changing the basic configuration of the movement of clock hands.例文帳に追加

指針の動きの基本構成を変えることで斬新な造形のアナログ速度計を供する。 - 特許庁

A frequency of a basic clock generated by an OSC1 is multiplied by a PLL2, and an SSCG3 performs ON/OFF of a frequency spread.例文帳に追加

OSC１で発生した基本クロックの周波数をPLL２で逓倍し、SSCG３で周波数拡散をON/OFFする。 - 特許庁

In a TG-IC for drive-controlling a CCD image pickup element, a basic clock supply part 30 incorporating the changeover circuit of drive frequency (basic clock CLK) of the CCD image pickup element is provided.例文帳に追加

ＣＣＤ撮像素子を駆動制御するＴＧ−ＩＣには、ＣＣＤ撮像素子の駆動周波数（基本クロックＣＬＫ）の切り換え回路を内蔵した基本クロック供給部３０４が設けられている。 - 特許庁

To eliminate a gradation defect due to unbalance of the duty ratio of a basic clock signal even when both edges of the basic clock signals are used when PWM gradation control over a liquid crystal screen is performed.例文帳に追加

液晶画面におけるＰＷＭ階調制御を行う際に、基本クロック信号の両エッジを用いた場合でも、基本クロック信号のデューティ比不均衡による階調不良を無くすようにする。 - 特許庁

In the period of the detected stop bit, the equipment B serially transmits one frame of data onto the line 216 according to a basic clock (second clock) of a frequency higher than that of the frequency divided clock.例文帳に追加

検知されたストップビットの期間内に、Ｂ装置は、分周クロックより周波数の高い基本クロック（第２のクロック）に従って、１フレームのデータを通信線２１６上にシリアルに送信する。 - 特許庁

The master clock generator circuit 47 then generates a basic clock, outputs a clock signal to an SCL line, and causes a master transfer sequencer circuit 48 to execute a transfer sequence.例文帳に追加

これによりマスタ・クロックジェネレータ回路４７は基本クロックを発生してＳＣＬラインにクロック信号を出力すると共に、マスタ・転送シーケンサ回路４８に転送シーケンスを実行させる。 - 特許庁

An alarm clock center 1 is placed and various basic information of a user is registered to a basic information data base 7 from a mobile phone 4 or a personal computer 5.例文帳に追加

目覚ましセンター１を設置し、利用者の各種基本情報を携帯電話４またはパーソナルコンピュータ５から基本情報データベース７への登録を行う。 - 特許庁

Therefore, when the basic clock data are updated, the data are automatically transmitted to the outside.例文帳に追加

したがって、基本時計データが更新された際には、該基本時計データが自動的に外部に送信される。 - 特許庁

Therefore, any radiation noise can be prevented from being generated in the basic wave of the clock signal or the higher harmonic signal.例文帳に追加

よって、クロック信号の基本波または高調波信号においては、放射ノイズは増加しない。 - 特許庁

The bus repeater 1 has an address hold/decode circuit 2, timing control circuit 3 and basic clock circuit 6.例文帳に追加

バス中継器１は、アドレス保持デコード回路２，タイミング調整回路３及び基本クロック回路６を有する。 - 特許庁

At the time of transmitting data to an equipment B 201, an equipment A 200 serially transmits one frame of data onto the communication line 216 according to a frequency divided clock (first clock) obtained by frequency-dividing a basic clock from a clock generation part.例文帳に追加

Ａ装置２００は、Ｂ装置２０１へのデータの送信時に、クロック発生部２１０からの基本クロックを分周して得られた分周クロック（第１のクロック）に従って１フレームのデータをシリアルに通信線２１６上に送信する。 - 特許庁

The ultrasonic diagnostic equipment operates the wave shape memory 29 with the basic clock 61 and operates D/A converter 4 with the corrected frequency-division clock 67.例文帳に追加

超音波診断装置は、基本クロック６１によって波形メモリ２９を動作させ、補正分周クロック６７によってＤ／Ａ変換部４を動作させる。 - 特許庁

Laser irradiating position is corrected in the main scanning direction by varying a high frequency clock integer times of a basic clock at a specified position during writing of an image.例文帳に追加

基本クロックの整数倍の高周波クロックを、画像描画中の所定箇所で変化させることにより、主走査方向のレーザー照射位置を補正する。 - 特許庁

In delay buffers 15-1 to 15-3, delay clocks are generated and are sent to respective clock output terminals 16-1 to 16-3, wherein each of the delay clocks is generated based on a basic operation clock, which is sent from an oscillation cell 12 with a minute time delay against the basic operation clock.例文帳に追加

遅延バッファ１５−１〜１５−３において、発振セル１２から送られてきた基本動作クロックにもとづき、この基本動作クロックより微少な時間遅延した遅延クロックが生成され、クロック出力端子１６−１〜１６−３へ送られる。 - 特許庁

The shift circuit 23a includes a second flip-flop 23c1 which synchronizes the basic clock signal at the start of the clock adjustment signal, and the counter circuit 23a includes a first flip-flop 23a1 and a first inverter 23a2 which divide the basic clock signal into two.例文帳に追加

シフト回路２３ｃは、基本クロック信号をクロック調整信号の立ち上がりで同期する第２フリップフロップ２３ｃ１で形成され、カウンタ回路２３ａは、基本クロック信号を２分周する第１フリップフロップ２３ａ１および第１インバータ２３ａ２で形成されている。 - 特許庁

The frequency identification circuit 2 counts a period (pulse) of the basic clock signal for a prescribed period of the external clock signal extCLK, and a digital controlled oscillator(DCO) 4 is oscillated on the basic of a count DCOIN and an internal clock signal ICLK is generated.例文帳に追加

周波数同定回路２は、外部クロック信号ｅｘｔＣＬＫの所定期間、基本クロック信号の周期（パルス）を計数し、かかる計数ＤＣＯＩＮに基づき、デジタル制御型発振器（ＤＣＯ）５は発振し内部クロック信号ＩＣＬＫを形成する。 - 特許庁

A TS re-multiplexing circuit 9 inputs read-out TS signals 17, TMCC basic information 15, and a clock 16 for output, and outputs TS signals 21 carrying the TMCC basic information 15 after synchronizing and converting the clock 16.例文帳に追加

ＴＳ再多重回路９は読出ＴＳ信号１７、ＴＭＣＣ基本情報１５、出力用クロック１６を入力してクロック同期変換後ＴＭＣＣ基本情報付きＴＳ信号２１を出力する。 - 特許庁

To make permit for the output pulse setting-operation period by forming the plural optional number of output clocks having the high resolution and high frequency by using a same basic clock and also to produce a pulse having the length of a period shorter than a basic clock period.例文帳に追加

同一の基本クロックを用いて、高分解能，高周波数で複数の任意個の出力クロックとして、出力パルス設定動作時間を許容し、かつ基本クロック周期より短周期長パルスを生成する。 - 特許庁

An operation control signal (Iref) for an oscillator (3) for generating an internal clock signal (CLK1) subjected to phase synchronization with the phase of a basic clock signal (BCLK) is given to a second internal clock generation circuit (10).例文帳に追加

基本クロック信号（ＢＣＬＫ）に位相同期した内部クロック信号（ＣＬＫ１）を生成する発振器（３）に対する動作制御信号（Ｉｒｅｆ）を、第２の内部クロック発生回路（１０）に与える。 - 特許庁

A pixel clock frequency dividing circuit 124 which divides the frequency of a pixel basic clock supplies a pixel clock corresponding to a desired frame rate from a frame rate control circuit part 125 to the display controller 121.例文帳に追加

画素基本クロックを分周する画素クロック分周回路部１２４によって、所望のフレームレートに対応した画素クロックをフレームレート制御回路部１２５から表示コントローラ１２１に供給する。 - 特許庁

To provide a clock supply device where a fault device can be replaced without interrupting clock transmission to other single device when the single device detects interruption of a basic clock from a clock distributor or even when a fault such as defective component other than a clock transmitter takes place in the single device.例文帳に追加

クロック分配装置からの基本クロックの断を一重化装置で検出した場合、また一重化装置でクロック送信装置以外の部品故障等の障害が発生した場合でも、他一重化装置にクロック送信を絶つことなく障害装置を交換出来るクロック供給装置を提供する。 - 特許庁

To efficiently apply time division demultiplex to a video signal with low power consumption without the need for multiplying a basic clock.例文帳に追加

基本クロックを逓倍せず低消費電力の状態で効率よく映像信号を時分割多重分離する。 - 特許庁

To provide a jitter removing/shaping circuit for removing jitter at the time of operating the electronic circuits of plural units with the same high frequency basic clock, and for reproducing the basic clock and a synchronous electronic circuit system using the jitter removing/shaping circuit.例文帳に追加

同一の高周波基本クロックで多数のユニットの電子回路を動作させるときのジッターを除去して基本クロックを再生するジッタ除去整形回路およびこのジッター除去回路を用いた同期式電子回路システム。 - 特許庁

The horizontal drive pulse signals H1 and H2 are outputted with a frequency half the frequency of the basic clock signal until a prescribed time elapses after the start of power supply and with a frequency equal to that of the basic clock signal after the lapse of a prescribed time.例文帳に追加

水平駆動パルス信号Ｈ１およびＨ２は、電力供給開始後所定時間が経過するまで基本クロック信号の１／２の周波数で、所定時間経過以降は基本クロック信号の周波数で出力される。 - 特許庁

A clock distributor 12 respectively distributes four clocks CLK0, CLK90, CLK180 and CLK270 of different phases of 0°, 90°, 180° and 270° from the basic clock to pulse output circuits 13, 14, 15 and 16.例文帳に追加

クロック分配器１２は、基本クロックから０°，９０°，１８０°，２７０°の位相が異なる四つのクロックＣＬＫ０，ＣＬＫ９０，ＣＬＫ１８０，ＣＬＫ２７０をパルス出力回路１３，１４，１５，１６にそれぞれ分配する。 - 特許庁

Watches carried by users in the surrounding area can update the basic clock data stored in the storing areas of the watches by receiving the clock data.例文帳に追加

よって、周囲のユーザが携帯している腕時計は、これを受信して、当該腕時計の記憶エリアに格納されている基本時計データを更新することが可能となる。 - 特許庁

This semiconductor integrated circuit has delay elements 21-26 for generating a plurality of delay clock signals (inCLK1-inCLK3) whose phases are different by delaying a basic clock signal (inCLK0) generated inside in multi-stages and a multiplexer 27 for successively selecting and outputting the basic clock signal (inCLK0) and one of those delay clock signals (inCLK1- inCLK3), incorporated therein.例文帳に追加

内部で発生される基本クロック信号（ｉｎＣＬＫ０）を多段に遅延し位相が異なる複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）を生成する遅延素子２１〜２６と、基本クロック信号（ｉｎＣＬＫ０）および複数の遅延クロック信号（ｉｎＣＬＫ１〜ｉｎＣＬＫ３）の中の一つを順々に選択し、出力するマルチプレクサ２７とが内蔵される。 - 特許庁

The communication logging device 20 includes a system clock 42 constituted to measure time data as the basic data of time stamp.例文帳に追加

通信記録装置２０は、タイムスタンプの基になる時間情報を計測するように構成されたシステムクロック４２を備える。 - 特許庁