「basic clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A period of a data strobe signal (DQS) is made to be 4n times (n is an integer equal to or more than 1) periods of a basic clock.例文帳に追加

データストローブ信号（ＤＱＳ）の周期が基本クロックの周期の４ｎ倍（ｎは１以上の整数）になるようにする。 - 特許庁

A vertical drive pulse generating circuit 2 uses the basic clock signal to produce four vertical drive pulse signals V1 to V4.例文帳に追加

垂直駆動パルス発生回路２は、基本クロック信号を用いて４つの垂直駆動パルス信号Ｖ１〜Ｖ４を発生する。 - 特許庁

Thus, comparatively large clock skew can be adjusted by using the number of basic cells, which is smaller than that in the case of inserting a buffer.例文帳に追加

これにより、比較的大きいクロックスキューを、バッファを挿入するより少ないベーシックセル数の使用で調整することができる。 - 特許庁

The clock frequency of the first basic process part 37b and the second basic process part 38b is such a frequency as excludes an integral fraction of an intermediate frequency and a basic frequency of the frequency band of the signal received by way of the antenna 35.例文帳に追加

そして、第１基本処理部３７ｂと第２基本処理部３８ｂのクロック周波数を、アンテナ３５を介して受信される信号の周波数帯の基本周波数及び中間周波数に対する、整数分の１以外の周波数とした。 - 特許庁

Print data (DATA1, DATA2) being delivered to respective thermal heads 12a and 12b are generated from a data division circuit 26b for dividing basic print data (DATA16 MHz) depending on two clock signals (CLK1, CLK2) produced through frequency division of a basic clock signal (CLK16 MHz) from a head drive circuit 26a.例文帳に追加

各サーマルヘッド１２ａ，１２ｂに対して出力される印字データ（DATA1,DATA2）が、ヘッド駆動回路２６ａからの基本クロック信号（CLK16MHz）を分周した二つのクロック信号（CLK1,CLK2）に応じて基本印字データ（DATA16MHz）を分割することによりデータ分割回路２６ｂにおいて生成される。 - 特許庁

If the pushing operation of the adjust key 7a is continued for 3 seconds or longer, the basic clock correction mode is moved to an infrared communication waiting state (step SA6).例文帳に追加

アジャストキー７ａの押圧操作が３秒以上続いた場合には、赤外線通信待ち受け状態に移行する（ステップＳＡ６）。 - 特許庁

Inside the pickup, a separator circuit 227 is provided with a PLL circuit 50 for reproducing a basic clock WCLK on the basis of a transmitted EFM signal.例文帳に追加

伝送されたＥＦＭ信号に基づいて基本クロックWCLKを再生するＰＬＬ回路５０を、ピックアップ内の分離回路２２７に設けた。 - 特許庁

A horizontal drive pulse generating circuit 3 uses the basic clock signal to produce two horizontal drive pulse signals H1 and H2.例文帳に追加

水平駆動パルス発生回路３は、基本クロック信号を用いて２つの水平駆動パルス信号Ｈ１およびＨ２を発生する。 - 特許庁

In this way, even in the case where change of an input signal D is delayed with respect to a timing of a basic clock ck0, an output Q is recovered to have a proper value if the change occurs before a timing of the delayed clock ck1.例文帳に追加

これにより、入力信号Ｄの変化が基本クロックｃｋ０のタイミングよりも遅れた場合であっても、遅延クロックｃｋ１のタイミングに間に合えば、出力Ｑは正しい値に修復される。 - 特許庁

The disk unit is provided with: a reference clock count means in which reference clocks read out from a disk are counted from a start point of a basic recording region and this operation is repeated for each basic recording region; and an address holding means in which addresses of the basic recording region during recording are held.例文帳に追加

ディスクから読み出される基準クロックを基本記録領域の始点からカウントし、この動作を基本記録領域ごとに繰り返す基準クロックカウント手段と、記録中の基本記録領域のアドレスを保持するアドレス保持手段とを設ける。 - 特許庁

Input serial data including data of one bit at the points of respective time of rise and fall of a basic clock are divided into even data at the time of rise of an external basic clock and odd data at the time of fall by a demultiplexer DE-MUX, and they are written in memory cell arrays SAe, SAo respectively.例文帳に追加

基本クロックの立上りと立下りのそれぞれの時点で１ビットずつのデータを含む入力シリアルデータをデマルチプレクサＤＥ−ＭＵＸで外部基本クロック立上り時のｅｖｅｎデータと立下り時のｏｄｄデータに分け、それぞれメモリセルアレイＳＡｅ、ＳＡｏに書き込む。 - 特許庁

The control word output register outputs a first control word output signal, by synchronizing a control word to the generated basic clock signal.例文帳に追加

制御ワード出力レジスタは、生成された基本クロック信号に制御ワードを同期させて第１制御ワード出力信号を出力する。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or the like, other than a power device 91, are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or others in addition to a power device 91 are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

The CPU 102 keeps a first clock circuit 103, an input/output port 104, and a basic random number generator 150 for generating basic random numbers, connected via an internal bus, in addition to a power source device 91.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

First and second test clock signals TST-CLK1, TST-CLK2 are generated from a common basic test clock signal TST-CLKM using a delay line 10 which a delay time is variable and a delay stage 12 of which a delay time is fixed.例文帳に追加

遅延時間が変更可能な遅延線（１０）と遅延時間が固定された遅延段（１２）とを用いて共通の基本テストクロック信号（ＴＳＴ＿ＣＬＫＭ）から第１および第２のテストクロック信号（ＴＳＴ＿ＣＬＫ１，ＴＳＴ＿ＣＬＫ２）を生成する。 - 特許庁

The shift register is made into blocks by a plurality of flip-flops and clock buffers, and a plurality of basic cells which are arranged so that a clock signal is supplied in the reverse direction to a flow of data are arranged in series.例文帳に追加

複数のフリップフロップとクロックバッファでブロック化し、データの流れと反対方向からクロック信号を供給するように配置した基本セルを複数個直列に配置するシフトレジスタにする事を特徴としている。 - 特許庁

An FIR filter 20 uses the sampling clock CLK 3 of a frequency fsamp' frequency-divided by N which is the maximum of integers where the result of dividing the frequency fsamp of a basic clock is larger than twice the symbol rate fs.例文帳に追加

基本クロックの周波数ｆ_sampを割った結果がシンボルレートｆ_sの２倍よりも大である整数のうち最大のものＮで分周した周波数ｆ_samp’のサンプリングクロックＣＬＫ３をＦＩＲフィルタ２０において使用する。 - 特許庁

A clock frequency changing means changes the clock frequency on the basis of the frequency of the AC power supply detected by the power supply frequency detection means and changes the basic unit of picture storage time of the camera.例文帳に追加

クロック周波数変更手段により、電源周波数検知手段で検知した交流電源の周波数に基づいてクロック周波数を変更して、カメラにおける映像の蓄積時間の基本単位を変更する。 - 特許庁

A counter circuit 150 counts the number of continuous zero blocks and generates counter output signals CU, indicating a count result from parallel clock signals CK having n-folds cycle for the cycle of basic clock signals PCK.例文帳に追加

カウンタ回路１５０は、基本クロック信号ＣＫの周期のｎ倍の周期を有するパラレルクロック信号ＰＣＫに基づいて、連続する０ブロックの数をカウントし、カウント結果を示すカウンタ出力信号ＣＵを生成する。 - 特許庁

The basic cell array has a checker board pattern and is suitable for minimizing the clock parasitic capacitance at the time of laying out a clocked inverter at the apex of the checker board pattern.例文帳に追加

基本セルアレイはチェッカー盤パターンを有し、クロックドインバータをチェッカー盤パターンの頂点にレイアウトするときにクロック寄生容量を最小化するのに適する。 - 特許庁

A PWM carrier original signal generating means 50 outputs each bit of the counted value based on the internal clock as the basic carrier signal with a parallel signal line.例文帳に追加

ＰＷＭキャリア原信号発生部５０が内部クロックに基づく計数値を基本キャリア信号としてその値の各ビットを並列信号線で出力する。 - 特許庁

By doing this, a period for which the data strobe signal (DQS) is at high-level or low-level matches 2n periods of the basic clock.例文帳に追加

このようにすることにより、データストローブ信号（ＤＱＳ）がハイレベルの期間又はローレベルの期間は、基本クロックの２ｎ周期分の期間と一致する。 - 特許庁

The CPU 24 also sets clock frequency data corresponding to the rotating speed of the motor to be controlled in the ASIC 23, and the ASIC 23 reads the frequency data of the basic frequency table with a clock frequency corresponding to the clock frequency data instructed by the CPU 24 and drives the motor 21.例文帳に追加

また、ＣＰＵ２４からＡＳＩＣ２３に対して、制御するモータの回転数に応じたクロック周波数データを設定し、ＡＳＩＣ２３がＣＰＵ２４により指示されたクロック周波数データに応じたクロック周波数で基本周波数テーブルの周波数データを読み出してモータ２１を駆動する。 - 特許庁

A semiconductor integrated circuit 10 has an inverter 14 which generates a basic clock, a delay circuit 16 consisting of m stages of gates connected in series, a latching circuit 18 which latches the output of the delay circuit 1 with the basic clock and an integrating circuit 20, which integrates the output of the latching circuit 18 in addition to a signal processing block 12.例文帳に追加

半導体集積回路１０は、信号処理ブロック１２の他に、基本クロックを発生するインバータ１４、ｍ段のゲートを直列接続した遅延回路１６、遅延回路１６の出力を基本クロックでラッチするラッチ回路１８、ラッチ回路１８の出力を積分する積分回路２０を具備する。 - 特許庁

The clock modulator 16, on the basis of the inputted correction, modulates the cycle of the image basic clock so that no image forming width is deviated from a prescribed width in the main scanning direction on account of a change or variance of the resonance frequency.例文帳に追加

クロック変調装置１６は、入力された補正値に基づいて、共振周波数の変動やバラツキにより、主走査方向に関する画像形成幅が所定の幅からずれないように、画像基本クロックの周期を変調する。 - 特許庁

The semiconductor integrated circuit is constituted by combining circuit blocks 102 each of which includes a basic circuit 30 of a flip-flop and a selector circuit 32 exclusively connecting an input of an actually operating clock and an input of a scan testing clock to an output terminal and in which a circuit having an output terminal of the selector circuit 32 connected to a clock terminal CKin of the basic circuit 30 can not be divided.例文帳に追加

フリップフロップの基本回路３０と、実働クロックの入力とスキャンテスト用クロックの入力とを排他的に出力端子に接続するセレクタ回路３２とを含み、基本回路３０のクロック端子ＣＫｉｎにセレクタ回路３２の出力端子が接続されている回路を分割できない回路ブロック１０２として、回路ブロック１０２を組み合わせることによって半導体集積回路を構成する。 - 特許庁

For the basic clock of advancing the excitation step, the number of clocks being the common multiple of each number of clocks required per cycle of each excitation mode within the bounds of possibility of switching is used.例文帳に追加

励磁ステップを進行させる基本クロックは、切替える可能性のある各励磁モードの１周期当たりに必要な各クロック数の公倍数のクロック数を用いる。 - 特許庁

To reduce a jitter contained in the output signal of a pulse wave generator even when the frequency of a basic clock oscillator cannot be made sufficiently large for the output signal.例文帳に追加

パルス波形発生装置の出力信号に含まれるジッタを、出力信号に対する基本クロック発振器の周波数を十分大きく取れない場合でも低減させる。 - 特許庁

In three frequency dividing delay circuits, the time of the basic clock period is deviated and the pulse producing operation is carried out by start signals (S1, S2 and S3) of a start control circuit 6.例文帳に追加

３つの分周遅延回路は、スタート制御回路６のスタート信号（Ｓ１，Ｓ２，Ｓ３）により、基本クロック周期の時間がずれてパルス生成動作を行う。 - 特許庁

If the adjust key is not pushed for 3 seconds or longer and the operation of the adjust key 7a is stopped at less than 3 seconds, and the state of the basic clock correction mode is kept (step SA5).例文帳に追加

３秒以上押し続けられておらず、３秒未満でアジャストキー７ａの操作をやめた場合には、基本時計訂正モードの状態を維持する（ステップＳＡ５）。 - 特許庁

Thus, even if a variation occurs in the transistor characteristics or the resistance value in individual device, the clock signal ADCK2 which shifted the phase of the basic clock signal ADCK1 can be supplied to the A/D converter to minimize the noise component.例文帳に追加

こうして、製造段階で、個々の装置毎にトランジスタ特性や抵抗値にバラツキが生じたとしても、各装置別に、ノイズ成分が最小になるように基本クロック信号ADCK1の位相をシフトしたクロック信号ADCK2をＡ/Ｄコンバータに供給できる。 - 特許庁

The signal processing processor 20 performs control so that a frequency of the basic operation clock to be generated from a clock generation circuit 16 is lowered during a reading period in which AD conversion of the analog signal to be outputted from the CCD image sensor 14, etc. is performed.例文帳に追加

信号処理プロセッサ２０は、ＣＣＤイメージセンサ１４から出力されるアナログ信号のＡＤ変換等が行われる読込期間中、クロック発生回路１６から発生される基本動作クロックの周波数を下げるように制御する。 - 特許庁

An optical clock pulse generator 14 has basic a repetition frequency component of the RZ optical pulse signal inputted from the depultiplexer 12 and generates an optical clock synchronized to the RZ optical pulse signal, to be supplied to the gate device 16.例文帳に追加

光クロック発生装置１４は、光分波器１２から入力するＲＺ光パルス信号の基本繰り返し周波数成分を有し、且つ、ＲＺ光パルス信号に同期した光クロックを発生し、光−光ゲート装置１６に供給する。 - 特許庁

In a HMW signal detector, a code determining part compares a basic wobble signal with a set reference level, detects a pulse representing the time shift analogously, and determines digitally a code value of the basic wobble signal from pulse width indicating a direction using a channel clock signal and a wobble clock signal generated in a PLL.例文帳に追加

ＨＭＷ信号検出器では、コード決定部が基礎ウォッブル信号と設定された基準レベルとを比較して、時間変化方向性を示すパルスをアナログ的に検出し、ＰＬＬで生成されたチャンネルクロック信号及びウォッブルクロック信号を用いて、方向性を示すパルス幅から前記基礎ウォッブル信号のコード値をデジタル的に決定する光ディスクドライブである。 - 特許庁

When the estimated position straddles a boundary between zones, PLL generating a clock signal is subjected to feed-forward control so as to draw a frequency of the clock signal into the basic frequency of the servo region before the magnetic head reads the servo region at the estimated position.例文帳に追加

推定位置がゾーン境界を跨いでいたら、磁気ヘッドが当該推定位置におけるサーボ領域を読み込む前に、クロック信号を生成するＰＬＬを、クロック信号の周波数を当該サーボ領域の基本周波数に引き込むように、フィードフォワード制御する。 - 特許庁

When a trigger pulse is entered, a gate of the counter is opened at the counter 11 and counting is started and the image forming means 13 is driven until the basic clock number N is calculated by the counter 11.例文帳に追加

カウンタ１１はトリガパルスが入ると、カウンタのゲートを開いてカウントを開始させ、カウンタ１１が基本クロック数Ｎを計算するまでの間画像形成手段１３を駆動する。 - 特許庁

At least a second signal having a periodic progress is superimposed on a first clock-controlled signal formed of a basic signal passing continuously and slantingly.例文帳に追加

連続的にかつ傾斜状に経過する基本信号から形成され、第１のクロック制御された信号に、周期的な経過を有する少なくとも第２の信号が重畳されるようにする。 - 特許庁

An output voltage Vin of the video signal supply circuit is compared with a signal line voltage Vsig fed back from a video signal line for each basic clock signal ϕ by a comparison part 37.例文帳に追加

映像信号供給回路の出力電圧Ｖinと、映像信号線11からフィードバックされる信号線電圧Ｖsig とを、比較部37によって基本クロック信号φ毎に比較する。 - 特許庁

A binarizing circuit 10 includes an input terminal 20, basic clock terminal 22, determination clock terminal 23, reset terminal 24, temperature-compensation clock terminal 25, binarized output terminal 26, delay output terminal 28, peak hold circuit 30, bottom hold circuit 40, binarizing determination circuity 120, input signal detection circuit 130, and suspension determination circuit 140.例文帳に追加

２値化回路１０は、入力端子２０と基本クロック端子２２と判定クロック端子２３とリセット端子２４と温度補償クロック端子２５と２値化出力端子２６と遅れ出力端子２８とピークホールド回路３０とボトムホールド回路４０と２値化判定回路１２０と入力信号検出回路１３０と停止判定回路１４０を備えている。 - 特許庁

The serial data transmission method includes steps of; dividing serial data by each prescribed bit; generating a plurality of kinds of voltages depending on the bit configuration of the divided bits; transmitting the generated voltages via a transmission line by each basic clock; and restoring serial data of the corresponding prescribed bits from the received voltage for each basic clock.例文帳に追加

シリアルデータを所定ビット毎に区切るステップと、前記区切られた所定ビットのビット構成に応じた、複数種類の電圧を発生するステップと、前記発生された電圧を、基本クロック毎に伝送路を介して送信するステップと、受信した電圧を基本クロック毎に、対応した所定ビットのシリアルデータに復元するステップと、を含むことを特徴とするシリアルデータ伝送方法。 - 特許庁

This decoding means performs decoding for the error correction of the audio data, suitable for the basic format by inserting a pause as necessary at a rate, corresponding to the rate of the specific field frequency to the basic field frequency, while operating with a clock corresponding to a prescribed sampling frequency.例文帳に追加

この復号化手段は、所定のサンプリング周波数に応じたクロックで動作しつつ、固有フィールド周波数と基本フィールド周波数との比に応じた割合で随時休止を入れながら基本フォーマットに適合したオーディオデータのエラー訂正用の復号化処理を行う。 - 特許庁

In an independent medium interface part 32, the pulse width of the received local information is counted with the basic clock, the frequency is decided on the basis of predetermined decision conditions, and the local information is identified.例文帳に追加

メディア独立インタフェース部３２は、受信されたローカル情報のパルス幅を基本クロックでカウントし、予め定められた判定条件に基づいて周波数を判定してローカル情報を識別する。 - 特許庁

A refresh counter 211 generates a refresh count signal COUNT for denoting a result of the count of a basic clock CLK, and stops the count when the refresh count stop signal RCSTOP is active.例文帳に追加

リフレッシュカウンタ２１１は、基本クロックＣＬＫの計数結果を示すリフレッシュカウント信号ＣＯＵＮＴを生成し、上記リフレッシュカウント停止信号ＲＣＳＴＯＰのアクティブ期間中は計数を停止する。 - 特許庁

When the basic wave frequency of a clock signal or the 1/2 wavelength of the higher harmonic frequency is made coincident to the length of a keyboard plate, resonance with the coincident frequency is generated, and a radiation noise is increased.例文帳に追加

クロック信号の基本波周波数またはその高調波周波数の１／２波長と、キーボードプレートの長さが一致する場合は、一致した周波数で共振することから、放射ノイズが増加する。 - 特許庁