「bit code」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Meta-data are recorded in the user bit of a time code in a video signal recording medium such as a tape-shaped recording medium.例文帳に追加

メタデータをテープ状記録媒体等のビデオ信号記録媒体におけるタイムコードのユーザビットに記録する。 - 特許庁

The source coded bit stream is subjected to channel coding by at least one channel code, a soft decision channel decoder decodes the channel code and generates one reliability criterion or more, with respect to a received part of the source coded bit stream and a designated part of the received part of the source coded bit stream.例文帳に追加

ソース符号化ビットストリームは、少なくとも１つのチャネルコードによりチャネル符号化され、チャネルコードは、ソフト決定チャネルデコーダにおいて復号化され、ソース符号化ビットストリームの受信部分と、ソース符号化ビットストリームの受信部分の指定部分に関する１つ以上の信頼性基準とを生成する。 - 特許庁

At least one bit stream is contained in two of the transmitted channel streams; the bit stream contains a plurality of packets that are related to a stream identification (312) and a sequence (314) code; and the receiving apparatus regenerates the initial bit stream by using the stream identification and the sequence code.例文帳に追加

少なくとも１つのビットストリームが、前記移送チャネルストリームのうち２つに含められ、前記ビットストリームがストリーム識別（３１２）およびシーケンス（３１４）コードに関連付けられた複数のパケットを含み、前記受信機が前記ストリーム識別およびシーケンスコードを使用して前記初期ビットストリームを再形成する。 - 特許庁

A self-orthogonal encoding unit 110 encodes a self-orthogonal code, having a constriction length K and an interleave unit 130 rearranges a code word sequence so that the same modulation symbol includes an information bit of a moment (i) and a non-correlated bit of the information bit of the moment (i) in a multi-value modulation unit 150.例文帳に追加

自己直交符号化部１１０は、拘束長Ｋの自己直交符号の符号化を行い、インタリーブ部１３０は、多値変調部１５０において、同一の変調シンボルが、時点ｉの情報ビットと、時点ｉの情報ビットの無相関ビットを含むように、符号語系列の並び替えるようにした。 - 特許庁

When an ECC code with respect to n-bit data is set as m-bit, a matrix table containing mutually different m-bit binary numbers arrayed in m+n columns is formed as a fixed data in a flash memory storage area (20Bb), and an ECC code generation program process is made to refer to it.例文帳に追加

ｎビットのデータに対してＥＣＣコードをｍビットとするとき、ｍビットの相互に異なる２進数をｍ＋ｎ列に並べた行列テーブルをフラッシュメモリの記憶領域（２０Ｂｂ）に固定データとして形成し、ＥＣＣコード生成プログラムの処理にその行列テーブルを参照させる。 - 特許庁

When a carry signal 204 is generated in the adder 203, the code length of the connection code exceeds sixteen bits, so that a signal indicating that the 16-bit length part of the connection code is a fixed length code is outputted from a terminal 208.例文帳に追加

そして、加算器２０３にキャリー信号２０４が発生した場合は、連結コードのコード長が１６ビットを超えた場合であり、該連結コードの当該１６ビット長分が固定長コードであることを示す信号を端子２０８より出力する。 - 特許庁

A code addition section 302 adds an additional bit X of a logical value 1 to the bit bundle 1 when the number of logical values '1s' included in the bit bundle 1 is 0 or 1.例文帳に追加

符号付加部３０２は、ビット束１に含まれる論理値１の数が０または１である場合には、論理値１の付加ビットＸをビット束１に付加し、これ以外の場合には論理値０の付加ビットＸを付加する。 - 特許庁

A processing bit number controlling sub matched filter 21 calculates a correlation value between an n-bit received signal (n>1) whose number of valid bits is changed from 1-bit to m-bits (m≤n) and a spread code and outputs the correlation value to a threshold comparator section 33.例文帳に追加

ｎビット(ｎ＞１)の受信信号の有効なビット数を１〜ｍビット(ｍ≦ｎ)に変化させて処理ビット数制御用サブマッチトフィルタ21で拡散符号との相関値を計算し、しきい値比較部33へ出力する。 - 特許庁

This extracted characteristic pattern is encoded as a bit pattern by a redundant code, and generates an output control signal by discriminating a pattern of the encoded bit pattern.例文帳に追加

この抽出された特徴パターンを冗長符号によってビットパターンに符号化し、符号化されたビットパターンのパターン識別を行って出力制御信号を生成する。 - 特許庁

The parallel time code data converted by the serial- parallel conversion circuit and succeeding the leading time data bit detected by the leading time data bit detection circuit is held by a data latch.例文帳に追加

データラッチでは、先端時刻データビット検出回路で検出した先端時刻データビット以降で、シリアル・パラレル変換回路で変換されたパラレルの時刻コードデータを保持する。 - 特許庁

In the encoder, the bit rate is automatically changed simply by detecting the staffing code and variable bit rate in motion picture encoding is extremely easily realized.例文帳に追加

この装置では、スタフィング符号を検出するだけでビットレートを自動的に変更することができ、動画像符号化における可変ビットレートを極めて簡単に実現である。 - 特許庁

Coefficients of the subbands are quantized in a conversion coefficient quantization part 108, coded in a bit plane coding part 109 and made a bit line in a code line forming part 110.例文帳に追加

サブバンドの係数は、変換係数量子化部１０８で量子化され、ビットプレーン符号化部１０９で符号化され、符号列形成部１１０でビット列となる。 - 特許庁

A specific rule conversion pattern processing control part 55 detects whether a channel bit corresponding to a DSV control bit is included in the parity preservation violation individual conversion code pattern or not, and controls conversion processing to the second code pattern from the parity preservation violation individual conversion code pattern so as to surely perform DSV control.例文帳に追加

特定規則変換パターン処理制御部55は、偶奇性保存違反個別変換符号パターン内に、DSV制御ビットに対応するチャネルビットが含まれているかを検出し、確実にDSV制御ができるように、偶奇性保存違反個別変換符号パターンから、第２の符号パターンへの変換処理を制御する。 - 特許庁

An information bit string that is subjected to encoding processing for error correction in the form of connecting an error correction code outside a LDPC code is received as a reception bit string, is subjected to LDPC decoding processing and is subsequently subjected to error correction processing corresponding to an error correction code.例文帳に追加

ＬＤＰＣ符号の外側に誤り訂正符号を連接する形態の誤り訂正用の符号化処理が施された情報ビット列を受信ビット列として受信し、ＬＤＰＣ復号化処理を施した後、誤り訂正符号に対応した誤り訂正処理を施す。 - 特許庁

An arithmetic encoder 5 comprises an arithmetic operator 51 for calculating image data to output encoded data and a carry bit; and an code amount monitor 53 for calculating the code amount in units of one line, based on a signal for instructing the break between the lines of the image data, code data, and the carry bit.例文帳に追加

算術符号化装置５は、画像データを演算して符号データと桁上がりビットを出力する算術演算部５１と、画像データのライン間の切れ目を指示する信号、符号データおよび桁上げビットに基づいて、１ライン単位に符号量を計算する符号量監視部５３とを備える。 - 特許庁

A CRC code comparison and frame mask part 15 compares a CRC inspecting code added to the convolution decoding output from the decoder 16 with a CRC differential inspecting code calculated from the bit group which excludes the important bit one and adjusts the convolution decoding output.例文帳に追加

ＣＲＣ符号比較＆フレームマスク部１５は、畳み込み復号化器１６からの畳み込み復号化出力に付加されているＣＲＣ検査符号と上記重要ビット群を除いたビット群より計算したＣＲＣ誤り検査符号とを比較し、上記畳み込み復号化出力を調整する。 - 特許庁

To provide an error code addition controller that instructs an error code addition circuit adding an error bit to a signal on timing of addition of the error bit, efficiently generates the impartial timing for the error code at a low cost with a simple circuit configuration.例文帳に追加

信号中にエラービットを付加する誤り符号付加回路に対してエラービットを付加するタイミングを指示する誤り符号付加制御装置において、誤り符号の偏りのないタイミングを効率よく生成し、さらに、単純な回路構成によって低コストで実現可能にする。 - 特許庁

Furthermore, in an inter-mobile device group communication process, a certain mobile device in the mobile devices included in the mobile devices receives the first to n-the spread code sequences, and decodes the first bit sequence to n-th bit sequence by converting the first to n-th spread code sequences into bit sequences corresponding to the spread codes for each spread code.例文帳に追加

更に、上記移動体群間通信行程では、他の移動体群に含まれる移動体各々の内の１の移動体が、上記第１〜第ｎ拡散符号系列を受信し、当該第１〜第ｎ拡散符号系列を各拡散符号毎にその拡散符号に対応したビット系列に変換することにより第１ビット系列〜第ｎビット系列を復元する。 - 特許庁

Input image data are developed into a plurality of bit planes from MSB to LSB, a first encoding path is generated for each bit plane, arithmetic encoding is performed according to the first encoding path, an arithmetic encoding quantity is controlled from a target code amount, an arithmetic code break-off point is determined, and the resultant arithmetic code break-off point is changed into a bit plane boundary.例文帳に追加

入力画像データをＭＳＢからＬＳＢまでの複数のビットプレーンに展開し、各ビットプレーン毎に第１の符号化パスを生成し、第１の符号化パスに従って算術符号化し、目標となる符号量から算術符号化量を制御し、算術符号打ち切り点を決定し、得られた算術符号打ち切り点をビットプレーン境界に変更する。 - 特許庁

This invention relates to a file storage device which compresses and stores a file inputted while associated with user identification information by replacing a bit string identical to a bit string managed while associated with a code, with the code, wherein costs of code or/and bit string management are allocated for every user identification information.例文帳に追加

符号と関連付けられて管理されるビット列と一致するビット列を前記符号に置換することにより、ユーザ識別情報と関連付けて入力されるファイルを圧縮して格納するファイル格納装置であって、符号又は／及びビット列の管理のコストをユーザ識別情報ごとに分配するファイル格納装置を提供する。 - 特許庁

This processor has a division part 11 which divides a 2nd bit stream into access units, an addition part 12 which adds a start code and a marker bit to the bit stream divided by the division part 11, and a multiplexing part 13 which incorporates the divided bit stream from the addition part 12 in a user use area of a 1st bit stream.例文帳に追加

第２のビットストリームをアクセスユニットに分割する分割部１１と、分割部１１にて分割されたビットストリームにスタートコード及びマーカービットを付加する付加部１２と、第１のビットストリームのユーザ使用領域に付加部１２からの分割されたビットストリームを組み込む多重化部１３とを有する。 - 特許庁

A bit reserver level setting means 108 is provided to set a bit reserver level 'a', which is a target value of the number of bits to be stored in a bit reserver 106 in an adaptable manner, from a transmission bit rate 'b', the number of bits stored in a bit reserver 106 and the number of request bits necessary to code a present process frame.例文帳に追加

伝送ビットレートｂとビットリザーバ１０６に蓄えられているビット数と現在の処理フレームを符号化するのに必要な要求ビット数から、ビットリザーバ１０６に蓄えておくビット数の目標値であるビットリザーバレベルａを適応可能に設定するビットリザーバレベル設定手段１０８を設けている。 - 特許庁

A portion of a code table consisting of codes represented by an indirect form of representation (overhead bit representation, etc.,) is converted into a direct form of representation (form obtained by developing overhead bit), and the converted code table is used to encode a symbol.例文帳に追加

間接的な表現形式（付加ビット表現など）で表された符号からなる符号表の一部を、直接的な表現形式（付加ビットが展開された形式など）に変換し、変換後の符号表を用いて、シンボルを符号化する。 - 特許庁

For a block synchronizing signal to be added to the head of a block composed of plural code words, when the maximum continuous length of the same bit in a code sequence is defined as Tmax, the same bit is once continued for Tmax +1 inside that block synchronizing signal.例文帳に追加

複数の符号語より構成されるブロックの先頭に付加するブロック同期信号は、符号シーケンスの同一ビットの最大連続長をＴ_maxとしたとき、当該ブロック同期信号内で１回、同一ビットがＴ_max ＋１個連続する。 - 特許庁

To prevent a decoder side from being incapable of carrying out decoding because the decoder side cannot accurately detect a frame synchronizing signal due to an interference between codes in the case of obtaining a transmission bit sequence by inserting a particular bit pattern equivalent to the frame synchronizing signal to a code bit sequence resulting from coding an information bit sequence with a concatenated convolutional code by each frame.例文帳に追加

情報ビット系列を連接畳み込み符号によってフレーム毎に符号化した符号ビット系列に対し、フレーム同期信号に相当する特定ビットパタンを挿入して伝送ビット系列を得る場合に、復号側で符号間干渉によってフレーム同期信号を正確に検出できず、復号不能になることを防止する。 - 特許庁

The state of a prefix bit preceding a code word indicates whether the code word is a plain symbol or an index of a symbol or string of symbols stored in the dictionary.例文帳に追加

コードワードの前にある接頭語ビットの状態は、コードワードが、辞書に記憶される普通記号であるか、または記号もしくは記号のストリングのインデックスであるかを示す。 - 特許庁

A short code decoder 2 successively detects all VLCs to which a short code is allocated included in the VLC data inputted from a shift register 1 from a leading bit.例文帳に追加

短コードデコーダ２は、シフトレジスタ１から入力したＶＬＣデータに含まれている、短いコードが割り当てられているＶＬＣを先頭ビットから順次総て検出する。 - 特許庁

The first CGMCAPS code manages the copy right of the 44.1 kHz PCM data and the second CGMCAPS code manages the copy right of the one-bit stream data.例文帳に追加

第１のＣＧＭＣＡＰＳコードは４４．１ｋＨｚＰＣＭデータの著作権を管理し、第２のＣＧＭＣＡＰＳコードは１ビットストリームデータの著作権を管理する。 - 特許庁

The arrays of a first code word (W1) and second code word (W2) of n bit are recorded in a second track segment (TP2) forming the start part of the tracks (T1 and T2,...).例文帳に追加

ｎビットの第１コード語（Ｗ_１）及び第２コード語（Ｗ_２）の配列がトラック（Ｔ_１、Ｔ_２、…）の開始部を形成する第２トラック部分（ＴＰ２）に記録される。 - 特許庁

A CRC error detection unit 7 generates a CRC code by using the parity bit output by the corresponding parity arithmetic unit 6 and performs error detection using the CRC code.例文帳に追加

ＣＲＣエラー検出部７は、対応するパリティ演算部６が出力するパリティビットを用いてＣＲＣコードを生成し、ＣＲＣコードを用いたエラー検出を実行する。 - 特許庁

A byte 1110xxxx is the start of a 3-byte code, and 1110xxxx 10yyyyyy 10zzzzzz is assembled into xxxxyyyy yyzzzzzz. (When UTF-8 is used to code the 31-bit ISO 10646 then this progression continues up to 6-byte codes. 例文帳に追加

また、1110xxxx は 3 バイトコードの始まりであり、1110xxxx 10yyyyyy 10zzzzzzは xxxxyyyy yyzzzzzz というように組み立てられる(UTF-8 が 31 ビットISO 10646 コードを利用するときは、この工程は 6 バイトコードまで発展させられる)。 - JM

The code word series and synchronization words are left as they are in an encoded data series because of the organization code, and decoding wherein synchronization words are detected by bit correlation comparison becomes possible.例文帳に追加

組織符号になるため符号化後のデータ列には符号語列と同期ワードがそのまま残り、ビット相関比較によって同期ワードを検出した復号が可能になる。 - 特許庁

To prevent the deterioration in error correction capability, even if a tail bit is included in an internal interleave when a turbo code on the code side the time of using SOVA as a decoding algorithm.例文帳に追加

復号アルゴリズムにＳＯＶＡを用いる場合に、符号側でテールビットをターボ符号の内部インタリーブに含ませても誤り訂正能力を劣化させないこと。 - 特許庁

The PR4 precoder 1200 performs the PR4 precoding after inserting one specific bit into the code sequence inputted from the encoder 1100 when the input code sequence includes a partial code composed of '0, 1, 1, 0'.例文帳に追加

ＰＲ４プリコーダ１２００は、符号器１１００から入力した符号列中に、「０,１,１,０」からなる部分符号列が含まれる場合には、入力した符号列に、所定の１ビットを挿入した上で、ＰＲ４プリコードする。 - 特許庁

If a code error detection part 110 detects a code error at that time, a code error transmission part 112 inserts an information bit representing the result into a free data area of the signal format of the leased line 202.例文帳に追加

この際、符号誤り検出部１１０にて符号誤りを検出すると、その結果を表わす情報ビットを符号誤り伝達部１１２にて専用線２０２の信号形態の空きデータ領域に挿入する。 - 特許庁

After code assignment by the color code assignment unit 13 is finished, an encoding unit 14 calculates the number of bits as a length part bit count for each color code, with which the coding result of the entire run will be at minimum, in which way it encodes each run.例文帳に追加

符号化部１４は、色コード割当部１３による割り当てが終了した後、各色コードにつき、全ランの符号化結果が最小となるビット数を長さ部のビット数として求め、各ランを符号化する。 - 特許庁

The synchronization circuit comprises a redundantly coding part for converting a multi-bit input data, which is synchronized with a first clock, to a redundant code in which the Hamming distance becomes 1; a redundant code synchronizer for synchronizing the redundant code with a second clock; and a decoder for decoding the redundant code synchronized with the second clock into the multi-bit data.例文帳に追加

同期化回路は、第１クロックに同期化された多ビットの入力データを、ハミング距離が１となる冗長符号に変換する冗長符号化部と、前記冗長符号を第２クロックで同期化する冗長符号同期化部と、前記第２クロックで同期化された冗長符号を、前記多ビットのデータに復号する復号化部とを備える。 - 特許庁

The superimposing information generating section superimposes the plurality of different code bit streams through arithmetically operating an exclusive OR.例文帳に追加

重畳情報生成部は、排他的論理和演算により、前記複数の異なる符号ビット系列を重畳する。 - 特許庁

Each bit of the code word 18 for block detection is "0" on one half circumference of the disk and is "1" on the other half circumference.例文帳に追加

ブロック検出用符号語１８の各ビットは、ディスクの一方の半周では「０」で、他方の半周では「１」である。 - 特許庁

When the measurement data is represented in gray code, measurement data whose bit variation number has reached a prescribed number is transmitted in series.例文帳に追加

計測データがグレイコードで表現されている場合、ビット変化数が所定数に達した計測データをシリアル伝送する。 - 特許庁

An image processing apparatus transmits a bit stream of hierarchical code data of a JPEG 2000 file via a network.例文帳に追加

画像処理装置において、ＪＰＥＧ２０００ファイルの階層的符号データのビットストリームをネットワークを介して送信する。 - 特許庁

Meanwhile, in the high reliability mode, the error detection control circuit functions to generate an error detection code as an additional bit.例文帳に追加

一方、高信頼性モードでは、エラー検出制御回路が機能し、エラー検出コードを付加ビットとして生成する。 - 特許庁

While, the synchronous data are composed of a signal of a pattern different from a bit code for constituting the data except for the synchronous data.例文帳に追加

一方、同期データは、該同期データ以外のデータを構成するビットコードとは異なるパターンの信号によって構成される。 - 特許庁

To provide a gray code counterby which an interlaced counting is attained and the number of bit transitions in the interlaced counting is made two at all times.例文帳に追加

飛び越しカウントを可能とし、且つ飛び越しカウント時のビット遷移数を常に２個とするグレーコードカウンタを提供する。 - 特許庁

To provide, in methods and systems, approaches to start code emulation prevention at a granularity higher than the bit level.例文帳に追加

方法およびシステムにおいて、ビットレベルよりも粗い細分性で開始符号エミュレーション防止へのアプローチを提供する。 - 特許庁