「bit code」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To obtain a code error correcting method which can secure a bit error rate and an undetected error rate, can realize a code rate being equal to or more than a fixed level and is easy to understand and whose correction processing is easy.例文帳に追加

ビットエラー率、見逃し誤り率の確保が可能で、一定以上の符号化率が実現できる、分かりやすく、訂正処理の容易な符号誤り訂正方法を得る。 - 特許庁

A bit number count means 103 counts the number of bits of a variable length code stream for one picture, and an error correction coding means 104 applies error correction coding to a block code on the basis of the run length information.例文帳に追加

１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁

A bit number count means 103 counts number of bits of the variable length code string for a single image and an error correction coding means 104 applies error correction coding to a block code by using this length information.例文帳に追加

１ピクチャーの可変長符号列のビット数をビット数カウント手段103でカウントし、このレングス情報を誤り訂正符号化手段104でブロック符号に誤り訂正符号化する。 - 特許庁

For example, when the pixel values P1 to P9 of nine pixels included in a tap for a class code are put in a status shown in the figure, a 9-bit class code 101000110 is generated first.例文帳に追加

例えば、クラスコード用タップに含まれる９画素の画素値Ｐ１乃至Ｐ９が図１７に示すような状態である場合、まず、９ビットのクラスコード１０１０００１１０が生成される。 - 特許庁

A kanji (Chinese character) is decomposed into radicals to prepare a radical code of 8 bits, and a kana (Japanese syllabary) is decomposed into vowel and consonant to prepare kana code of 8 bits to express all the Japanese characters by 8 bit codes.例文帳に追加

漢字を部首に分解して８ビットの部首コードをつくり、かなは母音子音に分解して８ビットのかなコードをつくり、すべての日本語の文字を８ビットコード化する。 - 特許庁

Using the 15-bit main coding table, the first sub-coding table, and the second sub-coding table, prescribed connection bits are added to the code word coded with the sub-coding table so as to be connected to the code word coded with the main coding table.例文帳に追加

さらに、副符号化テーブルとして１７ビット長の符号化テーブルを２つ必要とするため、ＤＳＶ制御頻度の向上、副符号化テーブルの大きさの削減が必要である。 - 特許庁

To reduce a calculation load or a storage area by omitting prior processing of converting each code bit to a value based on noise variance with respect to decoding of a low density parity check code.例文帳に追加

低密度パリティ検査符号の復号において、各符号ビットを雑音の分散に応じた値に変換する事前処理を省略して計算負荷または記憶領域を削減する。 - 特許庁

The delay circuit 22 recognizes the bit number of data inputted to the start code detector 21 following the start code by memorizing the supplied input data signal one by one to a shift register.例文帳に追加

遅延回路２２は、供給された入力データ信号を、順次シフトレジスタへ記憶することにより、スタートコードに続いてスタートコード検出部２１へ入力されたデータのビット数を認識する。 - 特許庁

When this takes place, the encoder 10 creates a bit stream BSw so that a boundary of the fixed code-length blocks VLx are recognized by linking the fixed code-length blocks VLx.例文帳に追加

このときエンコーダ１０は、符号長固定ブロックＶＬｘを連ねることにより、符号長固定ブロックＶＬｘの境界がわかるようにビットストリームＢＳｗを生成するようにした。 - 特許庁

A signal diffusion part 14 diffuses one bit of information with the spread code repeatedly using the spread code of a short cycle from the delay part 13 and the information is transmitted from a signal transmission part 15.例文帳に追加

信号拡散部１４は遅延部１３からの短い周期の拡散符号を繰返し使用した拡散符号で情報１ビットを拡散し、信号送信部１５から送信する。 - 特許庁

Error vector generators 16, 18 generate an error vector as a result of comparing each generated bit sequence with the received code symbol.例文帳に追加

生成された各ビットシーケンスを、受信したコード記号と比較した結果、誤差ベクトルが誤差ベクトルジェネレータ（１６，１８）で生成される。 - 特許庁

An output of the LUT1 is K-bit (K<N), and the data of the REG2 are updated according to the code from the sign terminal.例文帳に追加

ＬＵＴ１の出力はＫビット（Ｋ＜Ｎ）とし、ｓｉｇｎ端子からの符号にしたがってＲＥＧ２のデータを更新する。 - 特許庁

A 4-bit linear code is generated by shift registers R3 to R0, parameters g3 to g0 and an EXOR circuit (XOR) E1.例文帳に追加

４ビットの線形符号が、シフトレジスタＲ３〜Ｒ０、パラメータｇ３〜ｇ０、ＥＸＯＲ回路（ＸＯＲ）Ｅ１にて生成される。 - 特許庁

To enable the clipping processing of a coefficient even when the number of a bit plane (the number of a truncation) in which a code is destroyed cannot be computed.例文帳に追加

符号が破棄されたビットプレーン数（トランケート数）の算出ができない場合においても、係数のクリッピング処理を可能にする。 - 特許庁

The information code 17 is printed in invisible ink on the surface of a ceiling 15 of the cap 12 as a bit sequence.例文帳に追加

上記情報のコード１７は、キャップ１２の天面１５の表面にビット列として不可視インクにより印刷されたものである。 - 特許庁

To provide a variable length encoding method for constituting a variable length code which has few useless bit patterns and high encoding efficiency.例文帳に追加

無駄なビットパターンが少なく符号化効率の高い可変長符号を構成できる可変長符号化方法を提供する。 - 特許庁

The PN code generating circuits 2a-2n output output-patterns 1-n that are each k-bit parallel codes.例文帳に追加

これら各ＰＮ符号発生回路２ａ〜２ｎでは、それぞれｋビット並列符号である出力パターン１〜ｎが出力される。 - 特許庁

Embedding information comprising a plurality of characters is converted into an embedded bit stream in n-bits including a character code and a character sequence by each character.例文帳に追加

複数文字の埋め込み情報を、文字毎に該文字と該文字の順番とを含むｎビットの埋め込みビット列に変換する。 - 特許庁

The candidate color region is further selected depending on whether the arrangement rule of the 1.5D color bit code is satisfied or not to obtain the final object to be identified.例文帳に追加

また、１．５Ｄカラービットコードの配列規則に合っているか否かで更に候補を絞り最終的な認識対象を得る。 - 特許庁

A transmitter 20, by a user's operation, transmits a binary pulse signal containing at least a start bit and a peculiar discrimination code.例文帳に追加

送信部２０は、使用者の操作により、少なくともスタートビット及び固有の識別コードを含む２値化パルス信号を送信する。 - 特許庁

The 12 successive 0's are a pattern with the minimum bit length of a code array which never appears in the MMR compression.例文帳に追加

連続する１２個の０は、ＭＭＲ圧縮においては絶対に出現しない符号列の最小ビット長のパターンである。 - 特許庁

To restrict illegal access to a security releasing means by forming a time lag of prescribed time for the setting of a valid code or a valid bit.例文帳に追加

有効コード又は有効ビットの設定に所定時間タイムラグを設け、セキュリティ解除手段への不正なアクセスを制限する。 - 特許庁

A 64 [bit/s] code detector 590 detects the emergency alarm signal from a comparison signal outputted from the comparator 580.例文帳に追加

６４［ｂｉｔ／ｓ］符号検出器５９０は比較器５８０により比較した信号から緊急警報信号を検出する。 - 特許庁

The testing mainframe processes the n-bit code word further to determine whether or not the device satisfies a predetermined operability criterion.例文帳に追加

試験メインフレームはｎビットコードワードを更に処理して、装置が操作性の所定の判定基準に及第するか否かを決定する。 - 特許庁

To effectively function the pitch cycling processing of a fixed code book especially at the low bit rate of ≤4 kbit/ss.例文帳に追加

特に４ｋｂｉｔ／ｓs以下のような低ビットレートにおいて、固定符号帳のピッチ周期化処理を有効に機能させること。 - 特許庁

The irregular LDPC code decoder comprises bit processing units 10-1 through 10-M (M=p1m1), parity processing units 20-1 through 20-m, and a controller 40.例文帳に追加

イレギュラーＬＤＰＣ符号復号器は、ビット処理ユニット10-1乃至10-M（M=p1m1）と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。 - 特許庁

A critical section is a bit of code that must be executed atomically, that is, as a single, indivisible operation. 例文帳に追加

クリティカルセクションはちょっとしたコードであり、アトミックに、すなわち単一の非可分操作として実行されなければならないものである。 - コンピューター用語辞典

Show that if we send each bit 5 times (the repetition code of length 5), so we send either 00000 or 11111, the probability of error is 0.00856. 例文帳に追加

それぞれのビットを５回（長さ５の反復コード）を送る、つまり00000か11111を送る場合、誤りの確率が0.00856であることを示せ。 - コンピューター用語辞典

A PC 2 which has means 3 analyzing a control code that is transmitted to a site device 6 from a central monitoring device 1 into a device selection bit and a control bit and a means 4 performing the bit output of the analytical results to the outside is provided.例文帳に追加

中央監視装置１から現場機器６に対して送信される制御コードを機器選択ビットおよび制御ビットに解析する手段３と、その解析結果を外部へビット出力する手段４とを有するＰＣ２を設ける。 - 特許庁

An important bit group where an error inspecting code is added and kept as is and a bit group which excludes the important bit group are made to be a convolution decoding output.例文帳に追加

畳み込み復号化器１６は、符号化装置側からの畳み込み符号化出力に畳み込み復号化を施し、誤り検査符号が付加されたままの重要ビット群と、上記重要ビット群を除いたビット群とを畳み込み復号化出力とする。 - 特許庁

The (m) pieces of n-bit binary error correcting code words and a hash value having (n) pieces of m-bit blocks proir to one unit time which is outputted from a multiple Davies-Mayer hash function unit are made to be inputs and a hash value having (n) pieces of m-bit blocks is outputted.例文帳に追加

ｍ個のｎビット２元誤り訂正符号語と、多重デービス−マイヤのハッシュ関数器から出力された１単位時間前のｎ個のｍビットブロックのハッシュ値とを入力とし、ｎ個のｍビットブロックのハッシュ値を出力する。 - 特許庁

A diffusion multiplexer 104 performs diffusion multiplexing for each block with a relationship of N1>N2, where N1 is code multiplex number of initial transmission block consisting of a part of information bit and parity bit, and N2 is code multiple number of next transmission block consisting of remaining parity bits.例文帳に追加

拡散多重化器１０４は、情報ビットとパリティビットの一部分からなる初回送信ブロックの符号多重数をＮ１、残りのパリティビットからなる次回送信ブロックの符号多重数をＮ２とするとき、Ｎ１＞Ｎ２なる関係で各ブロックの拡散多重を行う。 - 特許庁

The encoder 121 is shared between the case when the analog to digital converter 100 converts a received analog signal Vin into a 4-bit binary code and the case when the analog to digital converter 100 converts the received analog signal Vin into a 2-bit binary code.例文帳に追加

エンコーダ１２１は、ＡＤ変換器１００が入力されたアナログ信号Ｖｉｎを４ビットのバイナリコードに変換する場合と、ＡＤ変換器１００が入力されたアナログ信号Ｖｉｎを２ビットのバイナリコードに変換する場合とにおいて共用される。 - 特許庁

Second code bits 14 and 15 of second tracks 11 and 12 adjacent to the position of a first code bit 13 in a direction perpendicular to tracks are set as a '0' or 'non-mark' when the first bit 13 of the first track 10 is a '1' or 'recording mark'.例文帳に追加

第１のトラック１０の第１の符号ビット１３が「１」又は「記録マーク」の時、上記第１の符号ビット１３の位置に対してトラックと直角な方向に隣接する第２のトラック１１及び１２の第２の符号ビット１４及び１５を「０」又は「非マーク」とする。 - 特許庁

To provide an error detecting device for judging whether or not any transfer error is generated in a CRC code received at a receiving terminal, when a CRC code in which parity bit columns generated by a generation polynomial are added to message bit columns in a reverse order is transmitted.例文帳に追加

生成多項式により生成されたパリティビット列がメッセージビット列に逆順に付加されたＣＲＣコードが送信された場合、受信端で受信されたＣＲＣコードに転送エラーが発生したか否かを判別するためのエラー検出装置を提供する。 - 特許庁

When the error bit number of the read data matches the allowable error bit number, the selected memory block inside the code data area is replaced by an extra memory block, and the selected memory block in the code data area is designated as a user data area.例文帳に追加

前記読み出されたデータのエラービット数が許容されるエラービット数と一致する場合、前記コードデータ領域の選択されたメモリブロックが余分のメモリブロックに取り替えられ、前記コードデータ領域の選択されたメモリブロックがユーザーデータ領域に指定される。 - 特許庁

In accordance with the results of comparison between shift output of a shifter circuit S1 shifting the bit stream and comparison information of a shifting-amount output table T3, the start-code retrieval circuit is provided so that a shifting amount of the shifter circuit S1 is given and the start-code is detected in retrieving the bit stream.例文帳に追加

この発明は、ビットストリームをシフトするシフタ回路Ｓ１のシフト出力とシフト量出力テーブルＴ３の比較情報との比較結果に応じて、シフタ回路Ｓ１のシフト量を与え、ビットストリームを検索してスタートコードを検出するように構成される。 - 特許庁

A correlation operating means 32 determines correlation values Sa, Sb per sampling point by product-sum operation of N bit data constituting the code sequence and N data extracted from the difference data at an interval equal to the bit period of the code sequence.例文帳に追加

相関演算手段３２は１サンプリングポイント当たりの相関値を、前記符号列を構成しているＮ個のビットデータと、差データから前記符号列のビット周期に等しい間隔で抽出したＮ個のデータとの積和演算によって相関値Ｓａ、Ｓｂを求める。 - 特許庁

A frame specified in a synchronization network is divided into L blocks in the row direction, this information bit, and this check bit are preferably assigned respectively to undefined bits of a payload section and an LOH section, and this information bit and this check bit more preferably are further divided into M sub blocks to configure a hamming code block.例文帳に追加

同期網で規定されたフレームを行方向にＬ個のブロックに分割し、好ましくは、該情報ビット及び該チェックビットをそれぞれペイロード部及びLOH部の未定義ビットに割り振り、さらに好ましくは、該情報ビット及び該チェックビットをそれぞれさらにＭ個のサブブロックに分割してハミング符号ブロックを構成する。 - 特許庁

A coefficient bit modeling section 266 receives the 8-bit image data and the 3-bit tag data respectively outputted from the reversible wavelet transform section 278-1 and a quantization section 264 by regarding the data as a sub band coefficient by each code block whose bit depth is 11-bits being a sum of the number of bits of the image data and the number of bits of the tag data.例文帳に追加

可逆ウェーブレット変換部２７８−１及び量子化部２６４がそれぞれ出力する８ビットの画像データ及び３ビットのタグデータを、係数ビットモデリング部２６６は、画像データのビット数とタグデータのビット数との和である１１ビットをビット深度とするコードブロックごとのサブバンド係数とみなして受入れる。 - 特許庁

When text data of the short message is expanded on a bit map image, text data of a character code format as a basis for this bit map image is collected as data extracted from the bit map image to one file with the bit map image by one extension, and transmitted to the communication partners as the short message.例文帳に追加

このショートメッセージは、ビットマップイメージにテキストデータが展開されている場合、そのビットマップイメージの基になるキャラクタコード形式のテキストデータが、ビットマップイメージから抽出されたデータとして、ビットマップイメージとともに一つの拡張子で一つのファイルに纏められショートメッセージとして通信相手に送信される。 - 特許庁

The used bit length determination part 81 has a table 81a containing information on used bit lengths predetermined corresponding to the DR, determines a used bit length corresponding to the inputted DR from the table 81a, and outputs information on the determined used bit length to an ADRC code generation part 82.例文帳に追加

使用ビット長決定部８１は、ＤＲに対応して予め決定されている使用ビット長の情報を記憶したテーブル８１ａを有しており、入力されたＤＲに対応する使用ビット長をテーブル８１ａから決定し、決定した使用ビット長の情報をＡＤＲＣコード生成部８２に出力する。 - 特許庁

In the data transmission system, encoding for associating encoded data to difference data obtained by taking difference between n-bit transmission data and the precedent n-bit transmission data so that bit flipping may become less to an n-bit code associated with zero of the difference data as an absolute value of the difference data is small is performed.例文帳に追加

データ伝送システムにおいて、ｎビットの送信データとその前のｎビットの送信データとの差分をとった差分データに対して、差分データの絶対値が小さいほど、差分データの０に対応付けたｎビットの符号に対してビット反転が少なくなるように、差分データに符号化データを対応付ける符号化を行う。 - 特許庁

To provide a technology used in an incoherent synchronous optical code transmission system for expressing (1, 0) of a unipolar code by ON/OFF switching of optical pulse, whereby the receiver side of receiving transmission using a spread code can distinguish the case of receiving a bit "0", using the spread code when there is no transmission signal that uses the spread code.例文帳に追加

光パルスのON／OFFによってユニポーラ符号の(1, 0)を表現するインコヒーレント同期型光符号化伝送システムにおいて、ある拡散符号を用いた伝送を受信した場合、受信側で、その拡散符号を用いたビット‘0’を受信しているときと、その拡散符号を用いた伝送信号なしのときとを区別できる様にすることである。 - 特許庁

A channel bit string converting part 55 converts the code sequence supplied from the conversion pattern deciding part 52 to a code sequence including a uncertain code based on the detection flag supplied from the minimum run continuation limit object processing part 53 and the expectation flag, while determines the uncertain code based on a value of directly before the code sequence detected from a directly before detecting part 54.例文帳に追加

チャネルビット列変換部55は、変換パターン決定部52より供給された符号列を、最小ラン連続制限対象処理部53より供給された検出フラグ及び予想フラグに基づいて不確定符号を含む符号列に変換するとともに、直前検出部54により検出された符号列の直前の値に基づいて不確定符号を確定する。 - 特許庁