「buffer control」に関連した英語例文の一覧と使い方(53ページ目) - Weblio英語例文検索

The problem is solved by the radio packet communication apparatus in a radio packet communication system in which a plurality of radio packet communication apparatuses share a radio channel to perform packet communication, which is provided with a detecting means for detecting packets coupled from among packets in a transmission buffer, and a linkage packet transmission control means for linking the detected packets and multicast-transmitting the linked packets.例文帳に追加

上記課題は、複数の無線パケット通信装置が無線チャネルを共有してパケット通信を行う無線パケット通信システムにおける無線パケット通信装置であって、送信バッファ内のパケットから連結対象となるパケットを検出する検出手段と、検出したパケットを連結し、マルチキャスト送信する連結パケット送信制御手段と、を備えることを特徴とする無線パケット通信装置にて達成される。 - 特許庁

This DMA controller 5 is provided with a control part 3 having a mediation circuit to mediate a plurality of channels 2 by selecting any one of a plurality of DMA request signals 1 accepted via the plurality of channels 2 according to priority levels previously allocated to the plurality of channels 2 and a trace buffer 4 to store trace data 11 regarding the selected DMA request.例文帳に追加

ＤＭＡコントローラ５は、複数のチャネル２に予め割り当てられた優先順位にしたがって複数のチャネル２を介して受け付けた複数のＤＭＡ要求信号１の中からいずれか一つのＤＭＡ要求信号を選択して複数のチャネル２間の調停を行う調停回路を備えた制御部３と、選択したＤＭＡ要求に関するトレースデータ１１を格納するためのトレースバッファ４とを備えている。 - 特許庁

Efficient constant bit rate(CBR) control is attained where the buffer memory capacity is relaxed by using an algorithm based on a mixture of information relating to the preceding analysis of only several slices (GOS) of the entire pictures at present and/or the preceding analysis of a single slice of a preceding picture and of information relating to actual encoding data of the entire preceding pictures.例文帳に追加

本発明によれば、現在の全体的なピクチャのうちの僅かに数個のスライス(ＧＯＳ)の事前分析及び／又は先行するピクチャの１個のスライスの事前分析に関する情報と先行する全体的なピクチャの実際のエンコーディングデータに関する情報との混合に基づくアルゴリズムを使用することにより、バッファメモリ容量条件を減少させた効率的な定ビットレート(ＣＢＲ)制御を実現することが可能である。 - 特許庁

The pins 26 are held by fitting both the ends to fitting holes 34, 36 provided in permanent magnet plates 18, 20, functions as a positioning tool for positioning a vibrating membrane 12 and respective buffer members 14, 16 in assembly of the planar speaker 10, and functions as a displacement control means of controlling a displacement direction of the vibrating membrane 12 after the assembly.例文帳に追加

それぞれのピン２６は、その両端が各永久磁石板１８および２０に設けられた嵌合孔３４および３６に嵌合することによって保持されており、平面スピーカ１０の組み立て時には、振動膜１２と各緩衝部材１４および１６との位置決めを実現するための位置決め用治具として機能し、当該組み立て後は、振動膜１２の変位方向を制御するための変位制御手段として機能する。 - 特許庁

When detecting the positions and capacities of all the free spaces in the data areas based on the control data recorded on the disk 1 and recording the signals in the free spaces at a predetermined transfer rate, the system controller 3 checks whether the continuous recording and reproducing is possible or not for a series of recording signals based on the time needed to seek the data areas and the capacity of the first track buffer 10.例文帳に追加

システムコントローラ３が、ディスク１に記録されているコントロールデータに基づいて、データ領域間の全ての空き領域の位置と容量をそれぞれ検出し、その空き領域に所定の転送レートで記録信号の記録を行う場合に、データ領域のシークに要する時間、第１のトラックバッファ１０の容量等に基づいて、一連の記録信号の連続的な記録再生が可能であるか否かを判別する。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

When detecting the positions and capacities of all the free spaces in the data areas based on the control data recorded on the disk 1, and recording the signals in the free spaces at a predetermined transfer rate, the system controller 3 checks whether the continuous recording and reproducing is possible or not for a series of recording signals based on the time needed to seek the data areas and the capacity of the first track buffer 10.例文帳に追加

システムコントローラ３が、ディスク１に記録されているコントロールデータに基づいて、データ領域間の全ての空き領域の位置と容量をそれぞれ検出し、その空き領域に所定の転送レートで記録信号の記録を行う場合に、データ領域のシークに要する時間、第１のトラックバッファ１０の容量等に基づいて、一連の記録信号の連続的な記録再生が可能であるか否かを判別する。 - 特許庁

The integrated circuit device 1 comprises four or more buffers 20, a buffer control part 30 which controls write processing of data to the buffers and read processing of data from the buffers based on a command from a host 100, and a reproduction voice data output processing part 50 which is adapted so that a plurality of voice data can be simultaneously received, and outputs reproduction voice data based on the simultaneously input voice data.例文帳に追加

集積回路装置１は、４個以上のバッファ２０と、ホスト１００からのコマンドに基づいて、バッファへのデータの書き込み処理、及び、バッファからのデータの読み出し処理を制御するバッファ制御部３０と、複数の音声データを同時に受け付け可能に構成されており、同時に入力された音声データに基づいて、再生用の音声データを出力する再生音声データ出力処理部５０とを含む。 - 特許庁

To provide a noise reduction circuit for a semiconductor device that can reduce a high level noise caused by concentrated flowing of a momentary transient current (peak current) through power lines of IO buffers when many outputs are inverted in each semiconductor, using the IO buffer with an output in a plurality of bits and capable of a high output current capability, such as a data control circuit for plasma display and liquid crystal display.例文帳に追加

プラズマ表示や液晶表示のデータ制御回路のような複数ビットの出力をもち、出力電流能力の高いＩＯバッファを使用している半導体で出力の多数が反転した場合、出力ＩＯバッファで瞬間的な過渡電流(ピーク電流)が電源線に集中的に流れることにより発生する大きなノイズを低減する半導体装置のノイズ低減回路を提供する。 - 特許庁

When receiving electronic mail from a communication part 5, a control part 1 temporarily stores the electronic mail in a buffer BF, and determines whether or not the attached file of the electronic mail satisfies prescribed conditions for reducing the attached file, and when the conditions are satisfied, reduces the size of the attached file, and stores the reduced attached file with the electronic mail in a memory MB.例文帳に追加

制御部１は、通信部５から電子メールを受信した際に、この電子メールをバッファＢＦに一時的に格納すると共に、この電子メールの添付ファイルがそれを縮小するための所定の条件を満たしているか否かを判別し、その条件を満たしている場合には、この添付ファイルのサイズを縮小するほか、この縮小後の添付ファイルを当該電子メールと共にメモリＭＢに記憶する。 - 特許庁

The method includes the steps of: triggering a buffer status report (BSR) which is a regular BSR and a power headroom report (PHR); and allocating resources on the uplink transmission resource when having uplink resource allocated for new transmission, wherein resource allocation priority of a medium access control (MAC) element of the BSR is higher than that of the PHR.例文帳に追加

方法は、レギュラーＢＳＲ（バッファ状態報告）であるＢＳＲとＰＨＲ（電力ヘッドルーム報告）をトリガーする段階と、新規送信のために割り当てられたアップリンク伝送リソースを取得したときに、当該アップリンク伝送リソースに対してリソース割当を行い、ＢＳＲのＭＡＣ（媒体アクセス制御）制御要素のリソース割当優先順位をＰＨＲのＭＡＣ制御要素のリソース割当優先順位より高くする段階とを含む。 - 特許庁

A communication terminal device includes a means for receiving quality deterioration information for reporting a predetermined quality deterioration state detected by monitoring a packet relating to a speech from a communication control apparatus which detects the predetermined quality deterioration state and a management means for performing setting for initially expanding the size of a reception buffer for a voice packet when the quality deterioration information is received.例文帳に追加

本通信端末装置は、通話に係るパケットを監視することによって検出された所定の品質劣化状態を通知するための品質劣化情報を、上記所定の品質劣化状態を検出した通信制御装置から受信する手段と、品質劣化情報を受信した場合、音声パケットのための受信バッファのサイズを初期的に拡大させるための設定を行う管理手段とを有する。 - 特許庁

In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.例文帳に追加

本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁

To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.例文帳に追加

余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁

The method includes the steps of: sending a scheduled transmission message, which applies an HARQ (hybrid automatic repeat request) process for transmission; starting a contention resolution timer and monitoring a PDCCH (physical downlink control channel); and eliminating the content of a buffer of the HARQ process when a contention result of the contention-based random access procedure is determined, to terminate the retransmission of the scheduled transmission message.例文帳に追加

方法は、ＨＡＲＱ（ハイブリッド自動リピート要求）プロセスで伝送されるスケジューリング伝送メッセージを送信する段階と、コンテンション解決タイマーを起動し、ＰＤＣＣＨ（物理ダウンリンク制御チャネル）のモニタリングを開始する段階と、コンテンションベースのランダムアクセスプロセスのコンテンション結果を判定する際、ＨＡＲＱプロセスのバッファの内容を消去し、スケジューリング伝送メッセージの再送を終了させる段階とを含む。 - 特許庁

When the power circuit of the controller 11 is turned on, an analog switch of the controller 10 is switched to select a standby buffer and control data stored in the nonvolatile memory are read out, sent to the controller 11 through the backup connector 16, signal cable 13, and 2nd connector 25, and written to the nonvolatile memory.例文帳に追加

このように構成すると、コントローラ１０が故障した場合、このコントローラ１０のコネクタ１６とバックアップ用コントローラ１１のコネクタ２５を信号ケーブル１３を介して接続することにより、バックアップ回路により不揮発性メモリ４のデータを不揮発性メモリ２０へ移して保存することができ、故障したコントローラ１０を新たなコントローラ１０と交換した後、この新設のコントローラ１０に対してバックアップ用コントローラ１１から保存したデータを書き込むことができる。 - 特許庁

The FM receiver can be switched to stereo/monaural for use and is provided with an FM detection part 11 for detecting a received signal and changeover switches 13 and 17 which select one of a route passing a stereo demodulation part 15 and a route bypassing the stereo demodulation part 15 on the basis of a control signal showing selection of stereo or monaural when transferring the detected signal to an output buffer 19.例文帳に追加

本発明のＦＭ受信機は、ステレオ／モノラルを切り替えて使用することができ、受信した信号に対して検波を行うＦＭ検波部１１と、ステレオ／モノラルのいずれを選択するかを示す制御信号に基づいて、検波された信号を、出力バッファ１９に渡すに際して、ステレオ復調部１５を介する経路とステレオ復調部１５をバイパスする経路とから、いずれかの経路を選択する切替スイッチ１３、１７とを備える。 - 特許庁

A reception processor 20 extracts the multiplex flag group from the header of the received multiplexed packet 30A, transmits flow control information according to the storage state of a reception buffer to the transmission processor 10, separates the user packets from the payload of the multiplexed packet, extracts destination user information corresponding to the set multiplex flags from user management information, and outputs the user packets to the destination users corresponding to the user management information.例文帳に追加

受信処理装置２０は、受信した多重化パケット３０Ａのヘッダーから多重化フラグ群を抽出し、受信バッファの蓄積状況に応じたフロー制御情報を送信処理装置１０へ送信し、当該多重化パケットのペイロードからユーザーパケットを分離し、セットされている多重化フラグに対応する宛先ユーザー情報をユーザー管理情報から抽出し、これらユーザー管理情報に対応する宛先ユーザーへこれらユーザーパケットを出力する。 - 特許庁