「buffer control」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

A control means 53 determines whether a pressed key read from a buffer of a key processing means 53 is a determination key 33 or not in step S180, advances to step S190 when the pressed key is the determination key 33, and advances to step S110 if this is not the case.例文帳に追加

ステップＳ１８０で、制御手段５３は、キー処理手段５２のバッファから読み出された押下されたキーが、決定キー３３であるか否かを判断し、決定キー３３の場合は、ステップＳ１９０に進み、そうでない場合は、ステップＳ１１０に進む。 - 特許庁

To provide an image processing apparatus that applies proper transfer control to each of transfer operations in the case that two images or more are simultaneously transferred between a buffer area of a primary storage section (image memory 42) and a secondary storage section (HDD 48) and that a single image is transferred.例文帳に追加

一次記憶部（画像メモリ４２）のバッファ領域と二次記憶装置（ＨＤＤ４８）間で行われる2以上の画像の同時転送、或いは単一画像の転送の各操作を実行する場合、各々に適応した転送制御を可能とする。 - 特許庁

The output buffer 9 includes an input terminal, connected to the TxFault output terminal (b), and an output terminal which is pulled up to a predetermined voltage and connected to the TxDisable input terminal (a), and is connected to the external supervisory control signal input/output terminal (g).例文帳に追加

出力用バッファ９は、TxFault出力端子ｂと接続された入力端子と、所定の電圧にプルアップされTxDisable入力端子ａに接続されると共に、外部監視制御信号入出力端子ｇと接続された出力端子とを備える。 - 特許庁

When the printer engine unit 30 receives the code data of paper size of a next page, different from a page under printing in the printer engine unit 30, a memory control unit 29 secures a new band memory suitable for the printing of the next page on the blank area of the buffer memory unit 27.例文帳に追加

プリンタエンジン部３０で印字中のページと異なる用紙サイズの次ページの符号データを受信部２１で受信した場合、メモリ制御部２９は、バッファメモリ部２７の空き領域に次ページを印刷するのに適した新しいバンドメモリを確保する。 - 特許庁

The switching regulator further has: a battery 11; a switching transistor 12; a coil 13; a capacitor 14; a load 15; resistors 16, 17; a diode 18; a reference voltage circuit 19; a soft starting circuit 20; an error amplifier 21; a PWM control circuit 22; and a buffer 23.例文帳に追加

また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。 - 特許庁

A code quantity control section 203 controls the coding decoding I/F section 104 to extract a code quantity from the buffer 105 on the basis of the magnitude correlation between the desired code quantity of the image stream and the code quantity of the image stream actually extracted.例文帳に追加

符号量制御部２０３は、所望の画像ストリームの符号量と実際に取り出した画像ストリームの符号量との大小関係に基づいて、符復号化Ｉ／Ｆ部１０４に対してバッファ１０５から取り出す符号量を制御する。 - 特許庁

A simulation control part 210 receives the instruction of replay, and reads the moving path stored in the ring buffer 270, and displays the mechanical elements at the display picture of a display device 190 by using a solid model based on the read movement path, and replays simulation.例文帳に追加

シミュレーション制御部２１０は、リプレイの指示を受けると、リングバッファ２７０に記憶した移動経路を読み出し、この読み出した移動経路に基づいて、機械要素をソリッドモデルで表示装置１９０の表示画面に表示し、シミュレーションをリプレイする。 - 特許庁

To promptly decrease data residual amount of a transmission data buffer and stably transmit data when communication channels are changed in a communication system where data is transmitted in a communication network which performs a band reservation type media access control.例文帳に追加

帯域予約型のメディアアクセス制御を行う通信ネットワークでデータを伝送する通信システムにおいて、通信チャンネルの変更時に、送信データバッファのデータ残量を速やかに減少させ、安定してデータ伝送を行うことができるようにする。 - 特許庁

The FFT window control circuit A105 differenties search start positions and defections of the FFT window between the first time and the second time, discriminates which of the S/N values is better, and allows the buffer 107 to select an FFT arithmetic operation result with the better S/N value.例文帳に追加

ＦＦＴウィンドウ制御回路Ａ１０５では、１回目と２回目とでＦＦＴウィンドウのサーチ開始位置、方向を異ならせ、どちらのＳ／Ｎ値がよいか判定し、バッファ１０７にＳ／Ｎ値がよい方のＦＦＴ演算結果を選択させる。 - 特許庁

On the other hand, a PCR(Program Clock Reference) imbed section 110 imbeds a time reference PCR to the TS packet from a PCR transfer control section 109 on the basis of an STC(System Time Clock) from an STC section 108 and transmits the result to a PCR buffer 111.例文帳に追加

一方、ＰＣＲ転送制御部１０９からのＴＳパケットに対しＰＣＲ埋め込み部１１０により、ＳＴＣ部１０８からのＳＴＣに基づいて時刻基準のＰＣＲが埋め込まれ、ＰＣＲ用バッファ１１１に送出される。 - 特許庁

In the diagnosis object apparatus 3 that receives the coping information, a control part 22 writes the coping information in a display buffer 23 to thereby display the coping information on a display part 24, enabling the user to recognize the coping method, etc., to the trouble.例文帳に追加

対処情報を受け取った診断対象機器３では、制御部２２が表示バッファ２３に対処情報を書き込むことによって、対処情報が表示部２４に表示され、ユーザはトラブルへの対処方法などを知ることができる。 - 特許庁

A control section 22 monitors a stored amount of each buffer and gives the packet data selectively to packet synthesis sections 25A, 25B in the order of end of packet storage based on a frame timing signal and writes the data to stream buffers 25A1, 25B1 in them.例文帳に追加

制御部２２では、各バッファの蓄積量を監視しており、フレームタイミング信号に基づき、パケットの蓄積完了順にそのパケットデータを選択的にパケット合成部２５Ａ、２５Ｂに振り分け、その中のストリームバッファ２５Ａ１、２５Ｂ１に書き込む。 - 特許庁

The first ferromagnetic layer (11) contacts with the first nonmagnetic layer (12) at its upper surface, while the first ferromagnetic layer (11) comprises a first orientation control buffer (22) which acts to raise the crystal orientation of the film formed over it.例文帳に追加

第１強磁性層（１１）は、その上面において第１非磁性層（１２）に接しており、且つ、第１強磁性層（１１）は、その上に形成された膜の結晶配向性を高める作用を有する第１配向制御バッファ（２２）を備えている。 - 特許庁

These yarn tension control device and method are characterized in that the device is constituted of a large-diameter roller 2 formed of having a plurality of small-diameter rollers 3 and at least one of the small-diameter rollers is provided with a rotatable buffer member 8.例文帳に追加

複数の小径ローラ３が設けられてなる大径ローラ２から構成されてなり、小径ローラのうち少なくとも一つが回転可能である緩衝部材８を具備してなることを特徴とする糸条の張力制御装置および方法。 - 特許庁

A timer is set to packet data to achieve a transmitting side including a detection buffer, a header processing section and a control section and if the next packet data are to arrive within time-out time of the timer, the packet data are converted into a compressed header packet and outputted to a receiving side.例文帳に追加

検知バッファ、ヘッダ処理部及び制御部を有する送信側に到達するパケットデータに対してタイマを設定し、タイマのタイムアウト時間内に次のパケットデータが到達する場合には圧縮ヘッダパケットに変換し、受信側に出力する。 - 特許庁

The control part 6 inputs the mail addresses stored in the address buffer 3-1 into an address input position of a mail, according to the address attributes To, CC, BCC, when the mail is indicated to be prepared by the user, so as to transit to mail preparation processing.例文帳に追加

また、制御部６は、ユーザによりメール作成が指示されると、宛先バッファ３−１に格納されたメールアドレスを、その宛先属性Ｔｏ、ＣＣ、ＢＣＣに従ってメールの宛先入力位置に入力してメール作成処理へ移行する。 - 特許庁

Each of the wireless communication device has a transmission buffer which stores packets and outputs the packets according to transmission timing, a means of determining a permissible delay time based upon necessary quality needed for communication, and a control means of determining the transmission timing.例文帳に追加

無線通信装置は、パケットを蓄積し、送信タイミングに従ってパケットを出力する送信バッファと、通信に要求される所要品質に基づいて許容遅延時間を決定する手段と、送信タイミングを決定する制御手段とを有する。 - 特許庁

Then, based on the address of the sector currently read by the PU head 2 and the amount of data stored in the buffer RAM 6, the control unit 10 calculates an address of a sector currently decoded by a reproducing part 7 as an address of a currently reproduced sector.例文帳に追加

そして、制御部１０は、ＰＵヘッド２において読取中のセクタのアドレスと、バッファＲＡＭ６に格納されているデータ量と、に基づいて、再生部７においてデコード中のセクタのアドレスを、再生中のセクタのアドレスとして算出する。 - 特許庁

a counter 133 counts the data volume of the TS packet inputted to the buffer 11 during a period from reception of the timing signal from the counter 132 to the next reception, and a counted value is inputted to a read control part 135 through a DFF 134.例文帳に追加

カウンタ１３３は、カウンタ１３２からのタイミング信号の受信時から次の受信時までの期間に、バッファ１１に入力されるＴＳパケットのデータ量をカウントし、そのカウント値はＤＦＦ１３４を通じて読み出し制御部１３５に入力される。 - 特許庁

The stepping motor control device 26 is provided with: a buffer group 29 including a plurality of buffers for storing data for driving a stepping motor 24; an ASIC 27 for reading the data from the buffers; and a CPU 25 for writing the data into the buffers.例文帳に追加

ステッピングモータ制御装置２６は、ステッピングモータ２４を駆動するためのデータを格納する複数のバッファを含むバッファ群２９と、バッファからデータの読み出しを行うＡＳＩＣ２７と、バッファにデータの書き込みを行うＣＰＵ２５とを備える。 - 特許庁

When the occupied capacity of the transmission queue corresponding to the first determined output route for the cell exceeds a threshold, a shared buffer storage control part 23 refers to a bypass route indication table 27 to determine an output route for bypass of the cell.例文帳に追加

最初に決定されたセルの出力ルートに対応する送信キューの使用量が閾値以上である場合には、共有バッファ格納制御部２３が迂回ルート指示テーブル２７を参照して、セルの迂回のための出力ルートを決定する。 - 特許庁

A printer-side control unit 27 divides an image buffer 50 into blocks of a size where the image data having the largest data size can at least be deployed among the image data related to each input job, and deploys the image data by the divided block.例文帳に追加

プリンター側制御部２７は、入力される各ジョブに係る画像データのうち、データサイズの最も大きい画像データが少なくとも展開可能なサイズのブロックごとに画像バッファー５０を分割し、分割したブロックごとに、画像データを展開する。 - 特許庁

A reproduction speed control part 142 reads buffer capacity Br for reception and sets a reproduction rate v_0 for reproduction at a speed slower than a standard reproduction speed for reproduction of data by an output means when a specified threshold value Bu is not reached.例文帳に追加

再生速度制御部１４２にて、受信用バッファ容量Ｂｒを読み取り、所定の閾値Ｂｕを下回ると、出力手段でデータを再生させる標準再生速度より遅い速度で再生する状態となる再生レートｖ_０を設定する。 - 特許庁

The organic electroluminescence display device includes a pixel section including a plurality of pixels, and control lines arranged between pixels in a first direction to supply control signals to the pixels, and data lines arrayed between pixels in a second direction crossing the first direction to supply data signals to the pixels, and further includes at least one buffer circuit formed for each of the control lines.例文帳に追加

複数の画素を含む画素部と、前記画素の間に第１方向に配列されて前記画素へ制御信号を供給する制御線と、前記画素の間に前記第１方向と交差する第２方向に配列されて前記画素へデータ信号を供給するデータ線とを含み、前記画素の間に配置され、前記制御線のそれぞれに少なくとも１つずつ形成されるバッファ回路を更に含む。 - 特許庁

When uncachable write from a processor 300 is held in a processor request buffer 130 and a request control circuit 180 detects that a transaction for a cachable read to the processor 300 is issued to a system bus 400, a retrial control circuit 160 requests the transaction to be retried to perform control so that the precedent uncachable write and the following cachable read will not be inverted.例文帳に追加

プロセッサ３００からのアンキャッシャブルライトがプロセッサリクエストバッファ１３０に保持されている場合に、そのプロセッサ３００に対するキャッシャブルリードのトランザクションがシステムバス４００に発行されたことをリクエスト制御回路１８０が検出すると、リトライ制御回路１６０がトランザクションのリトライを要求して、先行するアンキャッシャブルライトと後のキャッシャブルリードとの間で逆転が生じないように制御する。 - 特許庁

The relation control unit adjusts a production rate of scan data by driving a motor after controlling motor driving timing outputted from the motor control unit based on correspondence relationship between stored amount of image data within an image buffer and the motor driving timing, while the dummy line control unit decides a portion which exists within scan image data and cannot be taken out therefrom by the image document processing unit.例文帳に追加

前記関係制御ユニットは、前記画像バッファ内の画像データの保存量と前記モータ駆動タイミングとの間の対応関係に基づいて、前記モータ制御ユニットから出力されるモータ駆動タイミングを制御してモータを駆動することで、スキャンデータの生成率を調整するとともに、ダミーライン制御ユニットは、画像資料処理ユニットがスキャン画像データ中の取り出せない部分を決定する。 - 特許庁

This plotting control system which prints to a printing medium in accordance with bit map data stored-in a frame buffer 123 has a printing control means for determining a band to be plotted among a predetermined number of bands on the basis of an input print command, and a color information judgment means for judging whether or not the print command corresponding to the band determined by the printing control means includes a multicolor information.例文帳に追加

フレームバッファ１２３に格納されるビットマップデータに従って印刷媒体に印刷する描画制御システムで、入力される印刷コマンドに基づいて、所定数のバンドの内から描画すべきバンドを決定する印刷制御手段（１００）と、印刷制御手段によって決定されたバンドに対応する印刷コマンドに多色情報が含まれるか否かを判定するカラー情報判定手段（１００）とを配設する。 - 特許庁

In a terminal device comprising a transport processing section and an application processing section, the transport processing section stores prescribed data received from the application processing section in a transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing section transmits prescribed data to the transport processing section in accordance with empty capacity of the transmission buffer reported by the transport processing section.例文帳に追加

端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁

The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.例文帳に追加

本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁

The optical disk reproducing apparatus 20 comprises: a decode processing circuit 6 for generating decoded data 21 by decoding encoded data read from an optical disk 1 to write the decoded data 21 in a buffer memory 8; a data processing circuit 11 for converting decoded data 22 read from the buffer memory 8 into output data; and an optical disk rotation control circuit 7 for controlling a number of rotations of the optical disk 1.例文帳に追加

光ディスク（１）から読み出した変調データを復調した復調データ（２１）を生成し、復調データ（２１）をバッファメモリ（８）に供給する復号処理回路（６）と、バッファメモリ（８）から読み出された復調データ（２２）を出力用データに変換するデータ処理回路（１１）と、光ディスク（１）の回転数を制御する光ディスク回転制御回路（７）とを具備する光ディスク再生装置（２０）を構成する。 - 特許庁

In this terminal device having a transport processing part and an application processing part, the transport processing part stores the prescribed data received from the application processing part in the transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing part transmits the prescribed data to the transport processing part according to the free capacity of the transmission buffer notified by the transport processing part.例文帳に追加

端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁

When judging that the amount of data streaming in a buffer 51 exceeds the operation threshold, a reproduction speed control unit 52 controls a decoder 53 and a reproduction control unit 54 to speed the reproduction processing.例文帳に追加

再生速度制御部５２は、バッファ５１内のストリーミング・データの量が、上記操作時しきい値を越えたと判断した場合に、デコーダ５３および再生制御部５４に対して再生処理を速くするよう制御し、これによって、リモコン操作時に、コンテンツがコンテンツ提供装置２１から提供されてから表示装置４０等に出力されるまでの時間を短縮する。 - 特許庁

In a data control circuit 1, a warning status flag 409 is enabled when the free space in the buffer memory 3 decreases to a predetermined level, and control is performed for halting input data loading, upon detecting that the warning status flag 409 is enabled, while restart information for restarting output of the input data is held.例文帳に追加

バッファーメモリー部３の空き容量が減少し所定の容量になったときにワーニングステータスフラグ４０９を有効とし、ワーニングステータスフラグ４０９が有効であることを検知すると、入力データの取込み停止の制御を行うと共に、前記入力データの出力を再開させるための再開情報を保持するデータ制御回路１を提供する。 - 特許庁

The control part 410 performs write control for writing a register value in the first to n-th register parts REG1 to REGn of the first to n-th circuit devices 100-1 to 100-n, and increases the driving ability of the controller-side output buffer OBX when any communication error occurs in the communication through the bus BSG.例文帳に追加

制御部４１０は、第１〜第ｎの回路装置１００−１〜１００−ｎの第１〜第ｎのレジスター部ＲＥＧ１〜ＲＥＧｎに対してレジスター値を書き込むための書き込み制御を行い、バスＢＳＧを介した通信において通信エラーが発生した場合には、制御装置側出力バッファーＯＢＸの駆動能力を増加させる設定を行う。 - 特許庁

A frame and line synchronization signal are coupled to the control system from an image frame to be updated to the screen, and the control system is timed based on pulses comprised by the frame and line synchronization signal to input a new image frame to the frame buffer such that the new image frame is not stored onto the image frame being updated.例文帳に追加

画面で更新されるべき画像フレームからのフレーム及びライン同期信号は制御システムに結合され、また更新されつつある画像フレーム上に新たな画像フレームが記憶されない様にフレーム及びライン同期信号に含まれるパルスに基づき制御システムはタイミングをとられて新たな画像フレームをフレーム・バッファに入力する。 - 特許庁

A base station device 1 related with the communication equipment has a buffer control unit 10 which has a function of transmitting data while performing retransmission control depending on a response from a plurality of terminal devices 2 and sets individual buffers 8b1 for accumulating data transmitted to the plurality of terminal devices 2, for each of the plurality of terminal devices 2.例文帳に追加

本発明の通信装置に係る基地局装置１は、複数の端末装置２からの応答に応じて再送制御を行いつつデータ送信を行う機能を有しており、複数の端末装置２に送信したデータを蓄積するための個別バッファ８ｂ１を複数の端末装置２それぞれについて設定するバッファ制御部１０を有している。 - 特許庁

Otherwise, the driving performance of the output buffer of the bus control part is reduced, and the reduction in driving performance is reported to an I/O control part.例文帳に追加

印刷処理を行なわない待機時、或いはバス制御部の温度を検出し予め決めた温度以上になった場合、全体の基準クロックの周波数を許容範囲の動作周波数まで徐々に減少させる、或いは擬似的なＤＭＡ読出しを行なわせ、或いはバス制御部の出力バッファの駆動能力を下げる共にＩ／Ｏ制御部に駆動能力を下げたことを通知する。 - 特許庁

According to a resource allocation control method in a plurality of cells of the radio communication system, radio communication devices for respectively control at least two cells notify each other of resource information for controlling cells of each other, and the respective radio communication devices set a buffer area resource within the prescribed resource range of resources of their own cells corresponding to resources for controlling other cells.例文帳に追加

無線通信システムの複数のセルにおけるリソース割当制御方法によれば、少なくとも２つのセルをそれぞれ制御する無線通信装置間で互いのセルの制御用リソース情報を通知し、各々の無線通信装置は、他のセルの制御用リソースに対応する自セルのリソースの所定リソース範囲内に緩衝領域リソースを設定する。 - 特許庁

On the other hand, a hook switch 32 outputs an on hook detection signal to a control circuit 26 when it detects on hook, and a control circuit 26 generates a clear signal and outputs it to the sending circuit 22 when it receives the on hook detection signal, and sending buffer circuit 22 erases the accumulated voice data of impact noise when it receives the clear signal.例文帳に追加

一方、フックスイッチ32ではオンフックを検出したときオンフック検出信号を制御回路26に出力し、制御回路26ではオンフック検出信号を受信するとクリア信号を生成して送信バッファ回路22に出力し、送信バッファ回路22ではクリア信号を受信すると蓄積している衝撃音の音声データを消去する。 - 特許庁

To solve the problem that conventionally the complexity in control processing and prolongation of performance processing time result, since circuit scale is expanded for the purpose of holding all idle addresses on a buffer memory in an internal table and it is necessary to extract all the idle addresses, while tracking address link information in the case of deleting an arbitrary queue in the conventional linked list system memory control circuit.例文帳に追加

従来のリンクトリスト方式メモリ制御回路では、バッファメモリ上の全ての空きアドレスを内部テーブルに保持するために回路規模の増大をもたらし、また任意のキューを削除する場合にアドレスリンク情報をたどりながら全ての空きアドレスを抽出する必要があり、制御処理の複雑化と実行処理時間の増大をもたらす。 - 特許庁

Connection control information 321-325 is prestored in a burst access memory 32 and a memory controller 27 collectively reads out the connection control information corresponding to a received cell to a memory buffer 28 by continuously performing access to the memory 32 and collectively writes the information in the burst access memory 32 after protocol processing needed for the received cell.例文帳に追加

コネクション制御情報３２１〜３２５をバーストアクセスメモリ３２に記憶しておき、バーストメモリコントローラ２７によるメモリの連続アクセスによって、受信セルと対応するコネクション制御情報を一括してメモリバッファ２８に読み出し、受信セルに必要なプロトコル処理を実行した後、コネクション制御情報を一括してバーストメモリに書き込む。 - 特許庁

A drawing control unit 100 for deflecting an electron beam to perform drawing on a desired position of a sample surface makes graphic data include specified information on a least deflection address unit (LSB) and retrieves LSB every time it calls the graphic data within a pattern from a buffer memory, thereby allowing the changeover of LSB by a gain switch 7 of an analog control unit 6.例文帳に追加

電子ビームを偏向して試料面の所望の位置へ描画する描画制御部１００は、描画パターンの図形データに最小偏向アドレス単位（ＬＳＢ）の指定情報を持たせ、パターン内の図形データをバッファメモリ１から呼び出す度にＬＳＢを取り出し、アナログ制御部６のゲイン切替７によってＬＳＢ切替を可能にしている。 - 特許庁

An output signal line of a tri-state buffer 14 of a control section 9a of an operation system of a transmission controller is connected to a CPU 12a configuring the control section 9a via a loopback receiver circuit 18 by each bit and a monitor circuit allows the CPU 12a to capture a signal of the output signal line by each bit via the loopback receiver circuit 18.例文帳に追加

伝送制御装置の動作系の制御部９ａの３ステートバッファ１４の出力信号線を各ビット毎にループバック用レシーバ回路１８を介して制御部９ａを構成するＣＰＵ１２ａに接続し、前記出力信号線の信号を各ビット毎に前記ループバック用レシーバ回路を介してＣＰＵ１２ａに取り込む監視回路を設ける。 - 特許庁

A sense amplifier part 106 reads a first plurality of bit data or a second plurality of bit data having second bit numbers being twice of the first plurality of bit data from a page buffer device 105 in accordance with an internal control signal having a period being twice of an external control signal for each second bit number and holds temporarily them as holding data.例文帳に追加

センスアンプ部１０６は、ページバッファ装置１０５から第１の複数ビットデータ又は当該第１の複数ビットデータの２倍の第２のビット数を有する複数の第２の複数ビットデータを前記第２のビット数ごと外部制御信号の２倍の周期を有する内部制御信号に応じて読み出して保持データとして一時的に保持する。 - 特許庁

A test signal RRT for testing the redundant memory cell in the direction of a line, a control signal XF generated by the test signal RRT, a test signal CRT for testing the redundant memory cell in the direction of a column, and a control signal YFD generated by the test signal CRT are provided to an output buffer 100A.例文帳に追加

行方向の冗長メモリセルを試験するための試験信号ＲＲＴとこの試験信号ＲＲＴによって生成される制御信号ＸＦ、及び列方向の冗長メモリセルを試験するための試験信号ＣＲＴとこの試験信号ＣＲＴによって生成される制御信号ＹＦＤが、出力バッファ１００Ａに与えられる。 - 特許庁