「buffer control」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

The switching regulator further has: a battery 11; a switching transistor 12; a coil 13; a capacitor 14; a load 15; resistors 16, 17; a diode 18; a reference voltage circuit 19; a soft starting circuit 20; an error amplifier 21; a PWM control circuit 22; and a buffer 23.例文帳に追加

また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。 - 特許庁

A code quantity control section 203 controls the coding decoding I/F section 104 to extract a code quantity from the buffer 105 on the basis of the magnitude correlation between the desired code quantity of the image stream and the code quantity of the image stream actually extracted.例文帳に追加

符号量制御部２０３は、所望の画像ストリームの符号量と実際に取り出した画像ストリームの符号量との大小関係に基づいて、符復号化Ｉ／Ｆ部１０４に対してバッファ１０５から取り出す符号量を制御する。 - 特許庁

The exchange software 12, moreover, outputs a memory image having a program developed in the main storage memory of the exchange 11 at its software fault time, a control table and buffer and the like as they are to the shared memory 13 as the fault information 131.例文帳に追加

交換ソフトウェア１２は、また、そのソフトウェア障害時に、交換機１１の主記憶メモリに展開されていたプログラム、制御テーブル及びバッファ類からなるメモリイメージをそのまま共有メモリ１３に障害情報１３１として出力する。 - 特許庁

Further, the memory controller includes a comparator 4 for comparing the data values stored in the at least two FIFO buffer parts and a control circuit 3 for controlling the delay time of the data strobe signals by using the delay circuit 3 on the basis of the compared result 10 of the comparator 4.例文帳に追加

更に、少なくとも２つのＦＩＦＯバッファ部に格納されたデータ値を比較する比較器４と、比較器４の比較結果１０に基づき、遅延回路３を用いてデータストローブ信号の遅延時間を制御する制御回路３を有する。 - 特許庁

The control program updates the frame buffer according to a drawing event from the application program, and detects drawing timing on the display device 10 based on communication with the application program, and instructs drawing start on the display device 10 to the LCD driver IC 37.例文帳に追加

制御プログラムは、アプリケーションプログラムからの描画イベントに従ってフレームバッファを更新し、また、アプリケーションプログラムとの間の通信に基づいて表示デバイス10への描画タイミングを検知して表示デバイス10への描画開始をLCDドライバIC37に指示する。 - 特許庁

To provide a packet receiving method and a packet receiving device 100 that convert received speech packets into a speech, optimum received packet buffer control being performed to secure stably sound quality in an environment wherein jitters and clock deviation between transmitting/receiving devices are both generated.例文帳に追加

受信した音声パケットを音声に変換するパケット受信方法及びパケット受信装置100に関し、ジッタ及び送受信装置間のクロックずれが共に発生する環境で、安定した音質を確保する最適な受信パケットバッファ制御を行う。 - 特許庁

A data compression tape emulator device driver 103 is provided with a data compressing and expanding module 303 for compressing data buffers 306, 307 for buffering non-compressed data and compressed data, and a buffer control module 302 for controlling those buffers.例文帳に追加

データ圧縮テープエミュレータデバイスドライブ１０３にデータ圧縮をおこなうデータ圧縮・伸張モジュール３０３と非圧縮データや圧縮データをバッファリングするためのバッファ３０６，３０７とそれらバッファを制御するバッファ制御モジュール３０２を備える。 - 特許庁

The source circuit 100 includes a plurality of operational amplifiers OP1-OP25, a plurality of transmission gates TG1-TG25 each of which has one terminal connected to a corresponding source line, and buffer circuits BF1A-BF12A each outputting a switch control signal.例文帳に追加

ソース回路１００は、複数のオペアンプＯＰ１〜ＯＰ２５と、各トランスミッションゲートの一端が対応するソース線に接続される複数のトランスミッションゲートＴＧ１〜ＴＧ２５と、スイッチ制御信号を出力するバッファ回路ＢＦ１Ａ〜ＢＦ１２Ａを含む。 - 特許庁

The contents recording apparatus is configured such that an MPEG codec 108 codes contents data, stores coded data to a video recording control buffer 109, an MPEG decoder 118 decodes the coded contents data, a video processor 119 processes the decoded contents data and a display apparatus 121 displays the processed contents data.例文帳に追加

コンテンツデータをＭＰＥＧコーデック１０８で符号化して、録画制御用バッファ１０９に保存し、さらに符号化されたコンテンツデータをＭＰＥＧデコーダ１１８でデコードし、ビデオプロセッサ１１９で処理してディスプレイ１２１で表示する。 - 特許庁

The PCI interface 3 writes the received data in a receiving buffer in the memory 10 secured as a writable area under the control of a host CPU 8 of the CPU card (B) through a local bus 1 and a host-local bus bridge 9.例文帳に追加

ＰＣＩインタフェース３は、この受信したデータを、ローカルバス１、ホスト−ローカルバスブリッジ９とを介して、ＣＰＵカード（Ｂ）におけるホストＣＰＵ８の管理の下で書き込み可能な領域として確保しているメモリ１０上の受信バッファに書き込む。 - 特許庁

To provide a page buffer of a flash memory device capable of reducing program time, reducing the area of the device by omitting a data transmission circuit required for a data transmission process and lowering power consumption, and its program operation control method.例文帳に追加

プログラム時間を減らすことができ、データ伝送過程に必要なデータ伝送回路を省略して素子の面積を減らすことができるうえ、消費電力を低めることができる、フラッシュメモリ素子のページバッファおよびそのプログラム動作制御方法の提供。 - 特許庁

A control unit 19 determines which tile area is to be processed next, by referring to the valid tile flag buffer 16 and controls the curve-dividing unit 13, the outline drawing unit 14, and the pixel-producing unit 18 so as to perform processing by a tile area unit.例文帳に追加

制御部１９は、有効タイルフラグバッファ１６を参照して次にどのタイル領域について処理を行うかを判断し、曲線分割部１３と輪郭描画部１４と画素生成部１８が、タイル領域単位で処理を行うよう制御する。 - 特許庁

When a command concerning to a control instruction having no effect on print operation is received, that command is executed even if print data stored in a receiving buffer 22 before receiving that command is not yet printed.例文帳に追加

このプリンタ制御コマンドのうち、印刷に影響しない制御命令に関するコマンドを受信した場合には、このコマンドを受信する前に受信バッファ２２に格納されていた印刷用データを印刷する前であっても、そのコマンドを実行する。 - 特許庁

An issuing check block 20 issues a data read request due to the cache miss to the main storage from an issuing control circuit 50 and registers the information of the request in a request buffer circuit 30, when the cache miss occurs at the time when a load request is received from a processor core.例文帳に追加

プロセッサコアからのロードリクエスト時にキャッシュミスが生じた場合、発行チェックブロック20はそのキャッシュミスによるデータ読み出しのリクエストを発行制御回路50から主記憶に発行し、そのリクエストの情報をリクエストバッファ回路30に登録する。 - 特許庁

An arbitration section of the control card receives each transmission cell buffer monitor information from all connected channel cards #0, #1, #2, #3, and soon to grasp the state of all the channel cards and extracts cells from a channel card which require urgent extraction.例文帳に追加

制御カードは、接続されている全てのチャネルカード＃０，＃１，＃２，＃３，…から各々の送信セルバッファ監視情報を調停部にて受信し、全チャネルカードの状況を把握し、早急な引き取りが必要であるチャネルカードからセルを引き取るよう動作する。 - 特許庁

When the control operation is tested for the No.1 elevator to be tested, e.g. the commercial power supply contact for the No.2 elevator is short-circuited by the short-circuit means 32a1 and a commercial power supply establishment identifying input buffer 52 maintains the operating condition.例文帳に追加

例えば試験対象となる１号機のエレベータで管制運転の試験を行うとき、短絡手段３２ａ１により２号機のエレベータの商用電源接点が短絡され、商用電源確立確認入力バッファ５２は動作状態を維持する。 - 特許庁

Thus, a reproduction control section 3 inserts a null packet to the TS stream to reproduce the arrival time of the packet and the packets are distributed and given to the reproduction device 5, then overflow of the input buffer of the reproduction device 5 can be prevented.例文帳に追加

したがって、再生制御部３においてヌルパケットを挿入して、パケットの到着時刻を再現できるとともに、パケットを分散して入力することができるので、再生装置５の入力バッファが溢れることを防止することが可能となる。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

The control circuit 20 executes start processing common to all commands when the receiving circuit 27 receives the command, extracts the command stored in the buffer after start-up, and executes processing corresponding to the extracted command.例文帳に追加

制御回路２０は、受信回路２７がコマンドを受信したとき、どのコマンドに対しても共通する起動処理を実行し、この起動処理の実行後、バッファからこれに保存されているコマンドを取り出し、この取り出したコマンドに対応する処理を実行する。 - 特許庁

To prevent the occurrence of voice jitter in a network without increasing capacity of a reception buffer, and improve transfer efficiency in the network with a frame transmission device and a frame reception device which performs flow control for easing burst of frames.例文帳に追加

フレームのバーストを緩和するフロー制御を行うフレーム送信装置およびフレーム受信装置を有するネットワークにおいて、受信バッファの容量を増やすことなく、ネットワーク内での音声ジッタの発生を防止し、転送効率を向上させる。 - 特許庁

In write processing from the semiconductor device 10 to the external device 20, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the fixation of the level, and a DQS output DQSO is supplied to an output buffer gate 106, on the other hand.例文帳に追加

半導体装置１０から外部デバイス２０への書き込み処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、出力バッファゲート１０６にはＤＱＳ出力ＤＱＳＯが供給される。 - 特許庁

The temperature of a laser diode LD is detected, a compensation voltage value corresponding to the detected temperature is obtained by a control table 2, and this is converted into a compensation voltage by a D/A buffer 3 to be applied to the capacity variable diode VD.例文帳に追加

レーザダイオードＬＤの温度を温度センサー１で検出し、検出温度に対応する補償電圧値を制御テーブル２により求め、これをさらにＤ／Ａバッファ３により補償電圧に変換して、容量可変ダイオードＶＤに印加する。 - 特許庁

The mobile station sends a STOP data flow control command to the base station causing the base station to either stop transmitting data or transmit data at a lower data rate and thus prevents the mobile buffer overflow and loss of data from occurring.例文帳に追加

移動体は、ＳＴＯＰデータフロー制御コマンドを基地局に送り、これにより、基地局に、データ送信を停止させる、またはより低いデータレートでデータを送信させ、これにより、移動体バッファオーバフローおよびデータ損失がおきることを防止する。 - 特許庁

To control a drawing process and an image processing process by using the smallest possible buffer memory in a system which draws an image in each tile using a plurality of drawing sections and performs image processing requiring reference pixels in each tile in the subsequent process.例文帳に追加

複数の描画部によりタイル毎に画像を描画し、次工程でタイル毎に参照画素を要する画処理を行うシステムにおいて、描画工程と画像処理工程とを可能な限り少ないバッファメモリを用いて制御することを目的とする。 - 特許庁

When the random number value is acquired, the Pachinko machine, in terms of a control, internally determines a win, sequentially stores determination result values in a buffer, however, executes no symbol variation by a first special symbol display device 34 and a second special symbol display device 35.例文帳に追加

乱数値が取得されると、制御上で内部的に当り判定を行い、その判定結果値がバッファに順次保存されていくが、第１特別図柄表示装置３４や第２特別図柄表示装置３５による図柄の変動は行われない。 - 特許庁

A character to be transmitted to a FIFO buffer memory 4 and a mark character for instructing and controlling transmission completion for an LSI 3 for communication are written through the control of firmware 1 for communication and a CPU 4 on the basis of a transmission instruction of an application.例文帳に追加

アプリケーションの送信指示に基づいて、ＦＩＦＯバッファメモリ４に伝送するキャラクタと通信用ＬＳＩ３に対する送信完了を指示制御するためのマークキャラクタを通信用ファームウェア１及びＣＰＵ２の制御を通じて書き込む。 - 特許庁

To provide: a communication terminal device capable of simultaneously reproducing sound and video images at respective points according to a network condition between the points while optimizing a using buffer amount; the method of controlling the communication of the communication terminal device; and a communication control program.例文帳に追加

使用するバッファ量の最適化を図りつつ、拠点間のネットワーク状況に応じて各拠点にて音声と映像を同時に再生できる通信端末装置、通信端末装置の通信制御方法及び通信制御プログラムを提供する。 - 特許庁

The reforming device 5 reforms these to generate reformed gas including at least hydrogen, and supplies it to an exhaust gas passage 2 on the upper stream side of a NOx trap catalyst 12 through a buffer tank 10 and a reformed gas supply control valve 11.例文帳に追加

改質装置５では、これらを改質して少なくとも水素を含む改質ガスを生成し、バッファタンク１０及び改質ガス供給制御弁１１を介して、ＮＯｘトラップ触媒１２の上流側の排気通路２に供給する。 - 特許庁

A simulation control part 210 receives the instruction of replay, and reads the moving path stored in the ring buffer 270, and displays the mechanical elements at the display picture of a display device 190 by using a solid model based on the read movement path, and replays simulation.例文帳に追加

シミュレーション制御部２１０は、リプレイの指示を受けると、リングバッファ２７０に記憶した移動経路を読み出し、この読み出した移動経路に基づいて、機械要素をソリッドモデルで表示装置１９０の表示画面に表示し、シミュレーションをリプレイする。 - 特許庁

A control part 4 for detecting a continuous frame whose contents coincide for discarding is installed on the inside or front stage of a reception part 1 and the data received by the reception part 1 are stored into a buffer memory 2 before a CPU3 processes the reception data.例文帳に追加

内容が一致する連続フレームを検出して廃棄する制御部４を受信部１の内部又はその前段に設置し、この受信部１で受信したデータをバッファメモリ２に格納してからＣＰＵ３がその受信データ処理を行う。 - 特許庁

Thus, the packet command, etc., stored in the buffer register means is read via an internal bus at high speed without using the external bus and a transfer control condition, etc., to be specified by the packet command is instantaneously reflected by a CPU, etc.例文帳に追加

これにより、ＣＰＵ等は、バッファレジスタ手段に格納されたパケットコマンド等を外部バスを使用することなく内部バスを介して高速にリードでき、パケットコマンドによて指定される転送制御条件等を即座に反映させることが可能になる。 - 特許庁

A buffer circuit 56 is provided to change the output current supply capacity for the output signals from a write strategy circuit 55 depending on the control signal SN1-SN4 from an EFM section 25 and their reversed signals SN1B-SN4B.例文帳に追加

ライトストラテジ回路５５からの出力信号に対して、ＥＦＭ部２５からの制御信号ＳＮ１〜ＳＮ４及びその反転信号ＳＮ１Ｂ〜ＳＮ４Ｂに応じて、出力電流供給能力を変えるバッファ回路５６を設けるようにした。 - 特許庁

By combining them and a simultaneous decoding analysis means and using them, the instruction segmentation control from the instruction buffer register to the instruction register is performed at a timing delayed for one cycle stage compared to a conventional technique and mounting is easily realized.例文帳に追加

これらと同時デコード解析手段を組み合わせて用いることにより、従来技術より１サイクルステージ遅いタイミングで命令バッファレジスタから命令レジスタへの命令切り出し制御を行うことができ実装を容易に実現することができる。 - 特許庁

To provide a control method that can obtain impartiality and high throughput without the need for complicated arithmetic processing in a communication device having an input buffer switch fabric with a virtual output queuing in its inside and handling fixed length or variable length data.例文帳に追加

仮想出力キューイングを有する入力バッファ型スイッチファブリックを内部に持ち、固定長或いは可変長データを扱う通信装置において、複雑な演算処理を必要とせず、公平で、かつ、高いスループットを得られる制御手法を提供する。 - 特許庁

To promptly decrease data residual amount of a transmission data buffer and stably transmit data when communication channels are changed in a communication system where data is transmitted in a communication network which performs a band reservation type media access control.例文帳に追加

帯域予約型のメディアアクセス制御を行う通信ネットワークでデータを伝送する通信システムにおいて、通信チャンネルの変更時に、送信データバッファのデータ残量を速やかに減少させ、安定してデータ伝送を行うことができるようにする。 - 特許庁

A control section designates the mount head to take out electronic components from a buffer section after all electronic components are taken out from the carrier tape until replacement of tape is completed, and to take out electronic components from the carrier tape during the other period of time.例文帳に追加

制御部は、マウントヘッドに対し、キャリアテープから電子部品が全て取り出されてからテープ交換が完了するまでの間は、バッファ部からの電子部品の取り出しを、その他の間は前記キャリアテープからの電子部品取り出しを、指示する。 - 特許庁

The FFT window control circuit A105 differenties search start positions and defections of the FFT window between the first time and the second time, discriminates which of the S/N values is better, and allows the buffer 107 to select an FFT arithmetic operation result with the better S/N value.例文帳に追加

ＦＦＴウィンドウ制御回路Ａ１０５では、１回目と２回目とでＦＦＴウィンドウのサーチ開始位置、方向を異ならせ、どちらのＳ／Ｎ値がよいか判定し、バッファ１０７にＳ／Ｎ値がよい方のＦＦＴ演算結果を選択させる。 - 特許庁

On the other hand, a PCR(Program Clock Reference) imbed section 110 imbeds a time reference PCR to the TS packet from a PCR transfer control section 109 on the basis of an STC(System Time Clock) from an STC section 108 and transmits the result to a PCR buffer 111.例文帳に追加

一方、ＰＣＲ転送制御部１０９からのＴＳパケットに対しＰＣＲ埋め込み部１１０により、ＳＴＣ部１０８からのＳＴＣに基づいて時刻基準のＰＣＲが埋め込まれ、ＰＣＲ用バッファ１１１に送出される。 - 特許庁

A control section 22 monitors a stored amount of each buffer and gives the packet data selectively to packet synthesis sections 25A, 25B in the order of end of packet storage based on a frame timing signal and writes the data to stream buffers 25A1, 25B1 in them.例文帳に追加

制御部２２では、各バッファの蓄積量を監視しており、フレームタイミング信号に基づき、パケットの蓄積完了順にそのパケットデータを選択的にパケット合成部２５Ａ、２５Ｂに振り分け、その中のストリームバッファ２５Ａ１、２５Ｂ１に書き込む。 - 特許庁

The first ferromagnetic layer (11) contacts with the first nonmagnetic layer (12) at its upper surface, while the first ferromagnetic layer (11) comprises a first orientation control buffer (22) which acts to raise the crystal orientation of the film formed over it.例文帳に追加

第１強磁性層（１１）は、その上面において第１非磁性層（１２）に接しており、且つ、第１強磁性層（１１）は、その上に形成された膜の結晶配向性を高める作用を有する第１配向制御バッファ（２２）を備えている。 - 特許庁

And the access list information of the multi-channel is obtained by a reproduction control means 116, access list information of a buffer memory 9 is switched to the access list information of the multi-channel from access list information of 2 channels, and reproduction is started from the multi-channel.例文帳に追加

そして再生制御手段１１６によりマルチチャンネルのアクセスリスト情報が取得され、バッファメモリ９のアクセスリスト情報が２チャンネルのアクセスリスト情報からマルチチャンネルのアクセスリスト情報に入れ換えられ、マルチチャンネルから再生が開始される。 - 特許庁

A buffer 656 stores data related to control of the HPDD 644 or the LPDD 648, or positively buffers data between the HPDD 644 and the LPDD 648, and optimizes data block size to increase data transfer speed.例文帳に追加

バッファ６５６はＨＰＤＤ６４４やＬＰＤＤ６４８の制御に関係したデータを記憶し、あるいはＨＰＤＤ６４４とＬＰＤＤ６４８との間のデータを積極的にバッファし、データブロックサイズを最適化してデータ転送速度を増大する。 - 特許庁

The reforming apparatus 300 is equipped with a gas phase pathway 126 which feeds a gas phase component stored in a buffer tank 201 to the reformer, a temperature detecting means to detect the temperature of a reforming catalyst packed into the reformer, and a control means.例文帳に追加

改質装置３００に、バッファタンク２０１に貯留された気相分を改質器に供給する気相経路１２６と、改質器に充填された改質触媒の温度を検出する温度検出手段と、制御手段とを設けた。 - 特許庁

When the overrate data is transmitted, an overwrite state of the ring buffer 2 is detected, an ID list of the overrate data is created and the ID is set in registers R1 to R7 with ID by which the data is transferred to the data table 3 at the specified cycle in a control part 1.例文帳に追加

オーバーレートデータが送信されると、制御部１では、リングバッファ２のオーバーライト状態を検知し、オーバーレートデータのＩＤリストを作成し、所定周期でデータがデータテーブル３に転送されるＩＤ付レジスタＲ１〜Ｒ７にそのＩＤを設定する。 - 特許庁

When the first high potential side power source Vdd1 is not turned on and the second high potential side power source Vdd2 is turned on, the output level control unit 3 controls an output signal OUT to be outputted from the output buffer circuit unit 12 to a predetermined level.例文帳に追加

第１の高電位側電源Ｖｄｄ１が未投入、第２の高電位側電源Ｖｄｄ２が投入の場合、出力レベル制御部３は出力バッファ回路部１２から出力される出力信号ＯＵＴを所定のレベルに制御する。 - 特許庁