「buffer control」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

When recording a plurality of pieces of encoded data on a recording medium 11 at different transfer rates (transfer speeds), the accumulation buffer control unit 16 allocates the divided regions, so that an area to store the encoded data becomes large as the transfer rate becomes high.例文帳に追加

異なる転送レート（転送速度）で複数の符号化データを記録媒体１１に記録する場合、蓄積バッファ制御部１６は、転送レートが速いほど符号化データを格納する領域が大きくなるように分割領域を割り当てる。 - 特許庁

When the first high potential side power source Vdd1 is not turned on and the second high potential side power source Vdd2 is turned on, the output level control unit 3 controls an output signal OUT to be outputted from the output buffer circuit unit 12 to a predetermined level.例文帳に追加

第１の高電位側電源Ｖｄｄ１が未投入、第２の高電位側電源Ｖｄｄ２が投入の場合、出力レベル制御部３は出力バッファ回路部１２から出力される出力信号ＯＵＴを所定のレベルに制御する。 - 特許庁

Thus, a reproduction control section 3 inserts a null packet to the TS stream to reproduce the arrival time of the packet and the packets are distributed and given to the reproduction device 5, then overflow of the input buffer of the reproduction device 5 can be prevented.例文帳に追加

したがって、再生制御部３においてヌルパケットを挿入して、パケットの到着時刻を再現できるとともに、パケットを分散して入力することができるので、再生装置５の入力バッファが溢れることを防止することが可能となる。 - 特許庁

When the control operation is tested for the No.1 elevator to be tested, e.g. the commercial power supply contact for the No.2 elevator is short-circuited by the short-circuit means 32a1 and a commercial power supply establishment identifying input buffer 52 maintains the operating condition.例文帳に追加

例えば試験対象となる１号機のエレベータで管制運転の試験を行うとき、短絡手段３２ａ１により２号機のエレベータの商用電源接点が短絡され、商用電源確立確認入力バッファ５２は動作状態を維持する。 - 特許庁

A control unit 19 determines which tile area is to be processed next, by referring to the valid tile flag buffer 16 and controls the curve-dividing unit 13, the outline drawing unit 14, and the pixel-producing unit 18 so as to perform processing by a tile area unit.例文帳に追加

制御部１９は、有効タイルフラグバッファ１６を参照して次にどのタイル領域について処理を行うかを判断し、曲線分割部１３と輪郭描画部１４と画素生成部１８が、タイル領域単位で処理を行うよう制御する。 - 特許庁

When a command concerning to a control instruction having no effect on print operation is received, that command is executed even if print data stored in a receiving buffer 22 before receiving that command is not yet printed.例文帳に追加

このプリンタ制御コマンドのうち、印刷に影響しない制御命令に関するコマンドを受信した場合には、このコマンドを受信する前に受信バッファ２２に格納されていた印刷用データを印刷する前であっても、そのコマンドを実行する。 - 特許庁

An issuing check block 20 issues a data read request due to the cache miss to the main storage from an issuing control circuit 50 and registers the information of the request in a request buffer circuit 30, when the cache miss occurs at the time when a load request is received from a processor core.例文帳に追加

プロセッサコアからのロードリクエスト時にキャッシュミスが生じた場合、発行チェックブロック20はそのキャッシュミスによるデータ読み出しのリクエストを発行制御回路50から主記憶に発行し、そのリクエストの情報をリクエストバッファ回路30に登録する。 - 特許庁

An arbitration section of the control card receives each transmission cell buffer monitor information from all connected channel cards #0, #1, #2, #3, and soon to grasp the state of all the channel cards and extracts cells from a channel card which require urgent extraction.例文帳に追加

制御カードは、接続されている全てのチャネルカード＃０，＃１，＃２，＃３，…から各々の送信セルバッファ監視情報を調停部にて受信し、全チャネルカードの状況を把握し、早急な引き取りが必要であるチャネルカードからセルを引き取るよう動作する。 - 特許庁

When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.例文帳に追加

ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁

When the VICS information received by the beacon receiving/processing portion contains "emergency information" or "caution warning information" (step S13), the main control portion compares the received "emergency information" or "caution warning information" with contents stored in the buffer region (step S15).例文帳に追加

ビーコン受信・処理部が受信したVICS情報に「緊急情報」又は「注意警戒情報」が含まれる場合に（ステップＳ１３）、受信した「緊急情報」又は「注意警戒情報」をバッファ領域の記憶内容と主制御部が比較する（ステップＳ１５）。 - 特許庁

When the channel order is switched due to movement of a recording head 37, switching control is performed at an LUT 160 when image data is transferred from a line memory 156 to a channel buffer 158 in correspondence with the switched arrangement.例文帳に追加

記録ヘッド３７の移動によってチャンネル順序が入れ替わった場合に、この入れ替わったときの並びに対応して、ラインメモリ１５６からチャンネルバッファ１５８への画像データの転送時にＬＵＴ１６０において入れ替え制御を行うようにした。 - 特許庁

A NAL device 2 is provided with: a data processing section 20 inputting a payload of encoded image data from an encoding device 1; and a data buffer 23 storing therein a payload of non-image data input via a bus 7 under control of a CPU 5.例文帳に追加

ＮＡＬ化装置２は、符号化された画像データのペイロードを符号化装置１から入力可能なデータ処理部２０と、ＣＰＵ５の制御によってバス７を介して入力された非画像データのペイロードを格納可能なデータバッファ２３とを備える。 - 特許庁

A control part 4 for detecting a continuous frame whose contents coincide for discarding is installed on the inside or front stage of a reception part 1 and the data received by the reception part 1 are stored into a buffer memory 2 before a CPU3 processes the reception data.例文帳に追加

内容が一致する連続フレームを検出して廃棄する制御部４を受信部１の内部又はその前段に設置し、この受信部１で受信したデータをバッファメモリ２に格納してからＣＰＵ３がその受信データ処理を行う。 - 特許庁

When the random number value is acquired, the Pachinko machine, in terms of a control, internally determines a win, sequentially stores determination result values in a buffer, however, executes no symbol variation by a first special symbol display device 34 and a second special symbol display device 35.例文帳に追加

乱数値が取得されると、制御上で内部的に当り判定を行い、その判定結果値がバッファに順次保存されていくが、第１特別図柄表示装置３４や第２特別図柄表示装置３５による図柄の変動は行われない。 - 特許庁

A character to be transmitted to a FIFO buffer memory 4 and a mark character for instructing and controlling transmission completion for an LSI 3 for communication are written through the control of firmware 1 for communication and a CPU 4 on the basis of a transmission instruction of an application.例文帳に追加

アプリケーションの送信指示に基づいて、ＦＩＦＯバッファメモリ４に伝送するキャラクタと通信用ＬＳＩ３に対する送信完了を指示制御するためのマークキャラクタを通信用ファームウェア１及びＣＰＵ２の制御を通じて書き込む。 - 特許庁

To provide: a communication terminal device capable of simultaneously reproducing sound and video images at respective points according to a network condition between the points while optimizing a using buffer amount; the method of controlling the communication of the communication terminal device; and a communication control program.例文帳に追加

使用するバッファ量の最適化を図りつつ、拠点間のネットワーク状況に応じて各拠点にて音声と映像を同時に再生できる通信端末装置、通信端末装置の通信制御方法及び通信制御プログラムを提供する。 - 特許庁

The control program updates the frame buffer according to a drawing event from the application program, and detects drawing timing on the display device 10 based on communication with the application program, and instructs drawing start on the display device 10 to the LCD driver IC 37.例文帳に追加

制御プログラムは、アプリケーションプログラムからの描画イベントに従ってフレームバッファを更新し、また、アプリケーションプログラムとの間の通信に基づいて表示デバイス10への描画タイミングを検知して表示デバイス10への描画開始をLCDドライバIC37に指示する。 - 特許庁

To provide a packet receiving method and a packet receiving device 100 that convert received speech packets into a speech, optimum received packet buffer control being performed to secure stably sound quality in an environment wherein jitters and clock deviation between transmitting/receiving devices are both generated.例文帳に追加

受信した音声パケットを音声に変換するパケット受信方法及びパケット受信装置100に関し、ジッタ及び送受信装置間のクロックずれが共に発生する環境で、安定した音質を確保する最適な受信パケットバッファ制御を行う。 - 特許庁

A data compression tape emulator device driver 103 is provided with a data compressing and expanding module 303 for compressing data buffers 306, 307 for buffering non-compressed data and compressed data, and a buffer control module 302 for controlling those buffers.例文帳に追加

データ圧縮テープエミュレータデバイスドライブ１０３にデータ圧縮をおこなうデータ圧縮・伸張モジュール３０３と非圧縮データや圧縮データをバッファリングするためのバッファ３０６，３０７とそれらバッファを制御するバッファ制御モジュール３０２を備える。 - 特許庁

The source circuit 100 includes a plurality of operational amplifiers OP1-OP25, a plurality of transmission gates TG1-TG25 each of which has one terminal connected to a corresponding source line, and buffer circuits BF1A-BF12A each outputting a switch control signal.例文帳に追加

ソース回路１００は、複数のオペアンプＯＰ１〜ＯＰ２５と、各トランスミッションゲートの一端が対応するソース線に接続される複数のトランスミッションゲートＴＧ１〜ＴＧ２５と、スイッチ制御信号を出力するバッファ回路ＢＦ１Ａ〜ＢＦ１２Ａを含む。 - 特許庁

The PCI interface 3 writes the received data in a receiving buffer in the memory 10 secured as a writable area under the control of a host CPU 8 of the CPU card (B) through a local bus 1 and a host-local bus bridge 9.例文帳に追加

ＰＣＩインタフェース３は、この受信したデータを、ローカルバス１、ホスト−ローカルバスブリッジ９とを介して、ＣＰＵカード（Ｂ）におけるホストＣＰＵ８の管理の下で書き込み可能な領域として確保しているメモリ１０上の受信バッファに書き込む。 - 特許庁

The contents recording apparatus is configured such that an MPEG codec 108 codes contents data, stores coded data to a video recording control buffer 109, an MPEG decoder 118 decodes the coded contents data, a video processor 119 processes the decoded contents data and a display apparatus 121 displays the processed contents data.例文帳に追加

コンテンツデータをＭＰＥＧコーデック１０８で符号化して、録画制御用バッファ１０９に保存し、さらに符号化されたコンテンツデータをＭＰＥＧデコーダ１１８でデコードし、ビデオプロセッサ１１９で処理してディスプレイ１２１で表示する。 - 特許庁

The system is provided with a control section 6 that manages the current state of an antenna and each resource of a base section as a resource for satellite communication by using a round robin queue that references and updates the current state by means of the round robin system and with a buffer that tentatively records a resource request or the like.例文帳に追加

リソースとしての衛星通信の基地局のアンテナ、各リソースの現在の状態等をラウンドロビン方式で参照、更新するラウンドロビンキューを用いて管理する制御部６及びリソース要求等を一時的に記録するバッファを設ける。 - 特許庁

When a fault occurs in a device connected to a J-th port, the selector control part 130 controls the selector 120 so that a k-th output buffer and k+1-th port (J≤k≤N) are selectively connected and the J-th port is not connected.例文帳に追加

第Ｊポートに接続された装置に障害が発生した場合、セレクタ制御部１３０は、第ｋ出力バッファと第ｋ＋１ポート（Ｊ≦ｋ≦Ｎ）が選択的に接続され、第Ｊポートが接続されないようにセレクタ１２０を制御する。 - 特許庁

When the mail text is selected (S701) and a voice reproducing start key is pressed (S702), the text reading data of the mail text to be sent to a voice synthesizing control part 41 and mail attached data to be reproduced are stored in a buffer part 91 inside a RAM 9.例文帳に追加

メール本文が選択され（Ｓ７０１）、音声再生スタートキーが押下される（Ｓ７０２）と、音声合成制御部４１へ送るためのメール本文のテキスト読み上げデータ、再生するメール添付データをＲＡＭ９内のバッファ部９１に格納する。 - 特許庁

Then until the buffer supervisory sections 1371 to 137n inform of the fully occupied storage capacity, filter control sections 1381 to 138n maintain packet filter sections 1311 to 131n giving the TS packets to the buffers 1321 to 132n in an open state.例文帳に追加

そして、バッファ監視部１３７１〜１３７ｎにより満杯になる旨が通知されるまで、フィルタ制御部１３８１〜１３８ｎによりＴＳパケットをバッファ１３２１〜１３２ｎに与えるパケットフィルタ部１３１１〜１３１ｎを開状態に維持させる。 - 特許庁

A data processor (1) is provide with a central processing unit (2), a memory (5) which can be accessed from the central processing unit, a plurality of input/output circuits (12, 13), and an FIFO control circuit (6) for making the memory operate as the FIFO buffer of the input/output circuits.例文帳に追加

データプロセッサ（１）は、中央処理装置（２）と、中央処理装置によりアクセス可能なメモリ（５）と、複数の入出力回路（１２，１３）と、メモリを複数の入出力回路のＦＩＦＯバッファとして動作させるＦＩＦＯ制御回路（６）とを有する。 - 特許庁

When the alarm detection section 8d detects any alarm signal on the other hand, a control section 8e activates a timer section 8f and reads the camera storage data from the video buffer section 8b after a lapse of a prescribed time count (delay) and the monitor section 8j displays the video image data via the expansion section 8i.例文帳に追加

これに対し、アラーム信号を検出したときには、制御部8eはタイマ部8fを作動させ、所定時間を計時（遅延）したときに映像バッファ部8bより該当カメラの格納データを読み出し、前記伸長部8iを経てモニタ部8jで表示する。 - 特許庁

In the ultrasonic suction device 7, according to the control of a CPU 23 executing a program stored in an ROM 22, the stored contents read via the buffer 21 are stored in a memory RAM 25 such as a nonvolatile RAM via a data bus 24.例文帳に追加

超音波吸引装置７では、ＲＯＭ２２に格納されているプログラムを実行するＣＰＵ２３の制御により、バッファ２１を介した読み込んだ記憶内容をデータバス２４を介して不揮発性ＲＡＭ等のメモリ（ＲＡＭ）２５に記憶する。 - 特許庁

The exchange software 12, moreover, outputs a memory image having a program developed in the main storage memory of the exchange 11 at its software fault time, a control table and buffer and the like as they are to the shared memory 13 as the fault information 131.例文帳に追加

交換ソフトウェア１２は、また、そのソフトウェア障害時に、交換機１１の主記憶メモリに展開されていたプログラム、制御テーブル及びバッファ類からなるメモリイメージをそのまま共有メモリ１３に障害情報１３１として出力する。 - 特許庁

Further, the memory controller includes a comparator 4 for comparing the data values stored in the at least two FIFO buffer parts and a control circuit 3 for controlling the delay time of the data strobe signals by using the delay circuit 3 on the basis of the compared result 10 of the comparator 4.例文帳に追加

更に、少なくとも２つのＦＩＦＯバッファ部に格納されたデータ値を比較する比較器４と、比較器４の比較結果１０に基づき、遅延回路３を用いてデータストローブ信号の遅延時間を制御する制御回路３を有する。 - 特許庁

To provide a page buffer of a flash memory device capable of reducing program time, reducing the area of the device by omitting a data transmission circuit required for a data transmission process and lowering power consumption, and its program operation control method.例文帳に追加

プログラム時間を減らすことができ、データ伝送過程に必要なデータ伝送回路を省略して素子の面積を減らすことができるうえ、消費電力を低めることができる、フラッシュメモリ素子のページバッファおよびそのプログラム動作制御方法の提供。 - 特許庁

The control circuit 20 executes start processing common to all commands when the receiving circuit 27 receives the command, extracts the command stored in the buffer after start-up, and executes processing corresponding to the extracted command.例文帳に追加

制御回路２０は、受信回路２７がコマンドを受信したとき、どのコマンドに対しても共通する起動処理を実行し、この起動処理の実行後、バッファからこれに保存されているコマンドを取り出し、この取り出したコマンドに対応する処理を実行する。 - 特許庁

To prevent the occurrence of voice jitter in a network without increasing capacity of a reception buffer, and improve transfer efficiency in the network with a frame transmission device and a frame reception device which performs flow control for easing burst of frames.例文帳に追加

フレームのバーストを緩和するフロー制御を行うフレーム送信装置およびフレーム受信装置を有するネットワークにおいて、受信バッファの容量を増やすことなく、ネットワーク内での音声ジッタの発生を防止し、転送効率を向上させる。 - 特許庁

In write processing from the semiconductor device 10 to the external device 20, the control circuit 105 turns off the pull-down resistor RD 103 and cancels the fixation of the level, and a DQS output DQSO is supplied to an output buffer gate 106, on the other hand.例文帳に追加

半導体装置１０から外部デバイス２０への書き込み処理時では、制御回路１０５がプルダウン抵抗ＲＤ１０３をオフにしてレベル固定を解除する一方、出力バッファゲート１０６にはＤＱＳ出力ＤＱＳＯが供給される。 - 特許庁

The temperature of a laser diode LD is detected, a compensation voltage value corresponding to the detected temperature is obtained by a control table 2, and this is converted into a compensation voltage by a D/A buffer 3 to be applied to the capacity variable diode VD.例文帳に追加

レーザダイオードＬＤの温度を温度センサー１で検出し、検出温度に対応する補償電圧値を制御テーブル２により求め、これをさらにＤ／Ａバッファ３により補償電圧に変換して、容量可変ダイオードＶＤに印加する。 - 特許庁

The mobile station sends a STOP data flow control command to the base station causing the base station to either stop transmitting data or transmit data at a lower data rate and thus prevents the mobile buffer overflow and loss of data from occurring.例文帳に追加

移動体は、ＳＴＯＰデータフロー制御コマンドを基地局に送り、これにより、基地局に、データ送信を停止させる、またはより低いデータレートでデータを送信させ、これにより、移動体バッファオーバフローおよびデータ損失がおきることを防止する。 - 特許庁

To control a drawing process and an image processing process by using the smallest possible buffer memory in a system which draws an image in each tile using a plurality of drawing sections and performs image processing requiring reference pixels in each tile in the subsequent process.例文帳に追加

複数の描画部によりタイル毎に画像を描画し、次工程でタイル毎に参照画素を要する画処理を行うシステムにおいて、描画工程と画像処理工程とを可能な限り少ないバッファメモリを用いて制御することを目的とする。 - 特許庁

By combining them and a simultaneous decoding analysis means and using them, the instruction segmentation control from the instruction buffer register to the instruction register is performed at a timing delayed for one cycle stage compared to a conventional technique and mounting is easily realized.例文帳に追加

これらと同時デコード解析手段を組み合わせて用いることにより、従来技術より１サイクルステージ遅いタイミングで命令バッファレジスタから命令レジスタへの命令切り出し制御を行うことができ実装を容易に実現することができる。 - 特許庁

Thus, the packet command, etc., stored in the buffer register means is read via an internal bus at high speed without using the external bus and a transfer control condition, etc., to be specified by the packet command is instantaneously reflected by a CPU, etc.例文帳に追加

これにより、ＣＰＵ等は、バッファレジスタ手段に格納されたパケットコマンド等を外部バスを使用することなく内部バスを介して高速にリードでき、パケットコマンドによて指定される転送制御条件等を即座に反映させることが可能になる。 - 特許庁

A buffer circuit 56 is provided to change the output current supply capacity for the output signals from a write strategy circuit 55 depending on the control signal SN1-SN4 from an EFM section 25 and their reversed signals SN1B-SN4B.例文帳に追加

ライトストラテジ回路５５からの出力信号に対して、ＥＦＭ部２５からの制御信号ＳＮ１〜ＳＮ４及びその反転信号ＳＮ１Ｂ〜ＳＮ４Ｂに応じて、出力電流供給能力を変えるバッファ回路５６を設けるようにした。 - 特許庁

To provide a control method that can obtain impartiality and high throughput without the need for complicated arithmetic processing in a communication device having an input buffer switch fabric with a virtual output queuing in its inside and handling fixed length or variable length data.例文帳に追加

仮想出力キューイングを有する入力バッファ型スイッチファブリックを内部に持ち、固定長或いは可変長データを扱う通信装置において、複雑な演算処理を必要とせず、公平で、かつ、高いスループットを得られる制御手法を提供する。 - 特許庁

A control section designates the mount head to take out electronic components from a buffer section after all electronic components are taken out from the carrier tape until replacement of tape is completed, and to take out electronic components from the carrier tape during the other period of time.例文帳に追加

制御部は、マウントヘッドに対し、キャリアテープから電子部品が全て取り出されてからテープ交換が完了するまでの間は、バッファ部からの電子部品の取り出しを、その他の間は前記キャリアテープからの電子部品取り出しを、指示する。 - 特許庁

The reforming device 5 reforms these to generate reformed gas including at least hydrogen, and supplies it to an exhaust gas passage 2 on the upper stream side of a NOx trap catalyst 12 through a buffer tank 10 and a reformed gas supply control valve 11.例文帳に追加

改質装置５では、これらを改質して少なくとも水素を含む改質ガスを生成し、バッファタンク１０及び改質ガス供給制御弁１１を介して、ＮＯｘトラップ触媒１２の上流側の排気通路２に供給する。 - 特許庁

A transmission buffer 106 temporarily preserves user data and a transmission part 107 modulates, amplifies and frequency-converts user data which is to be transmitted based on the instruction of the retransmission control part 105, and the resultant data is radio-transmitted from the antenna 101.例文帳に追加

送信バッファ１０６にて、ユーザデータを一時的に保存し、送信部１０７にて、再送制御部１０５の指示に基づいて送信すべきユーザデータに対して、変調、増幅、周波数変換等の処理を行ってアンテナ１０１から無線送信する。 - 特許庁