「buffer control」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

As the data copying operation, the address multiplexer and the data multiplexer are respectively controlled by a control logic circuit, and a prearranged address bus and a prearranged data bus are selected, then the flash memory is constituted by copying direct the input data from the page buffer made as the corresponding source to the page buffer made as at least one destination through the above prearranged data bus.例文帳に追加

データコピーする動作は、コントロールロジック回路に該アドレスマルチプレクサーと該データマルチプレクサーをそれぞれ制御させ、予定のアドレスバスと予定のデータバスを選ばせ、該予定のデータバスを経由して入力データを対応するソースとされるページバッファから少なくても一つのデスティネーションとされるページバッファに直接にコピーさせることによってフラッシュメモリを構成する。 - 特許庁

When local power source fluctuations occur in a semiconductor integrated circuit, a power source fluctuation detecting circuit 21A in a clock buffer 5 receiving its influence tries to control the mutual conductance of a current source MOS transistor Mn3 of amplifier circuits 11A, 12A in the buffer 5 in a direction of suppressing the variation of the current driving capability of the amplifier circuits.例文帳に追加

半導体集積回路に局部的な電源変動を生じたとき、その影響を受けるクロックバッファ（５）は、その増幅回路（１１Ａ，１１Ｂ）の電流駆動能力の変化を抑制する方向に電源変動検出回路（２１Ａ）が前記増幅回路の電流源ＭＯＳトランジスタ（Ｍｎ３）の相互コンダクタンスを制御しようとする。 - 特許庁

The buffer 15 switches between an operation state where a signal inputted to the signal input terminal 15a is outputted from the signal output terminal 15b and a non-operation state where the signal inputted to the signal input terminal 15a is not outputted from the signal output terminal 15b, based on a buffer control signal 41 outputted from the macro 11.例文帳に追加

バッファ１５は、マクロ１１が出力するバッファ制御信号４１に基づいて、信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力する動作状態と信号入力端子１５ａに入力される信号を信号出力端子１５ｂから出力しない非動作状態とが切り替わる。 - 特許庁

A printing head control circuit 811 stores, for example, black printing pixel data and red pixel data into a first data storing buffer 1104a storing low-level coloring printing pixel data, and a second data storing buffer 1104b storing high-level coloring printing pixel data by an address switching unit 1103 based on the kind of a heat-sensitive paper.例文帳に追加

印刷ヘッド制御回路８１１は、アドレス切換部１１０３により、低レベル発色印刷画素データを格納する第１のデータ格納バッファ１１０４ａおよび高レベル発色印刷画素データを格納する第２のデータ格納バッファ１１０４ｂへ、例えば黒色の印刷画素データと赤色の印刷画素データとを、感熱紙の種類に基づいて格納する。 - 特許庁

In this state, when the alarm input of a specific channel exists in a system control part 6, the video signal of the channel is selected in the multiplexer part 1 to compress the data so as to be written in the video data buffer part 3, and recorded from the video data written in the video data buffer part 3 before this time to a hard disk as the data file.例文帳に追加

かかる状態でシステム制御部６に特定のチャンネルのアラーム入力があると、マルチプレクサ部１でこのチャンネルの映像信号が選択されてデータ圧縮され、映像データバッファ部３に書き込まれるが、それより以前に映像データバッファ部３に書き込まれた映像データからハードディスク５にデータファイルとして記録される。 - 特許庁

In the cases that the track jump of the pickup 2 is performed and the interleaving of the data stored once in the ring buffer memory 5 is decoded, a control circuit 6 controls reading and writing pointers to the ring buffer memory 5, and it reads the data having decoded the interleaving, and supplies them to a decoding part 20 at an output rate of the input rate or less.例文帳に追加

ピックアップ２のトラックジャンプが実行された場合と、リングバッファメモリ５に一旦記憶されたデータのインターリーブを復号する場合、制御回路６は、リングバッファメモリ５に対する読み出しポインタ、および書き込みポインタを制御する一方、インターリーブを復号したデータを、リングバッファメモリ５から読み出し、入力レート以下の出力レートで、デコード部２０に供給する。 - 特許庁

An audio/video reproducing device 10 provided with a function for receiving audio/video data from external equipment 20 and reproduction-outputting, is provided with buffer means 12a, 12b outputting successively the data while accumulating successively the data when audio/video data are received and reproduction-output, and a control means 11 controlling input/output of the data for this buffer means.例文帳に追加

外部機器２０からオーディオ／ビデオデータを受信して再生出力する機能を備えたオーディオ／ビデオ再生装置１０は、オーディオ／ビデオデータの受信及び再生出力に際し当該データを逐次蓄積しながら逐次出力するバッファ手段１２ａ，１２ｂと、このバッファ手段に対しデータの入出力を制御する制御手段１１を備える。 - 特許庁

The output buffers 22 here, are connected to a plurality of post stages of the oscillation circuit 12 in parallel, and the buffer control circuit 48 adjusts the drive capability of the output buffers 22 by outputting, to the output buffers 22, a signal for adjusting the number of operating output buffers 22 in accordance with current caused to flow from the output buffer.例文帳に追加

ここで出力バッファ２２は、発振回路１２の後段に複数並列に接続されるとともに、バッファ制御回路４８は、出力バッファから流れる電流に応じて出力バッファ２２の稼動数を調整する信号を出力バッファ２２に出力することにより出力バッファ２２の駆動能力を調整している。 - 特許庁

A movement control part 26 takes out a cache entry 23a having a high access frequency from the head of the LRU buffer 22, moves it to another cache server 18 placed in the downstream near the contents receiver 14, takes out a cache entry 23n having a low access frequency from the tail of the LRU buffer 22, and moves it to a cache server 18 placed in the upstream near a contents provider.例文帳に追加

移動制御部２６は、ＬＲＵバッファ２２のヘッドからアクセス頻度の高いキャッシュエントリ２３ａを取り出し、コンテンツレシーバ１４に近い下流にある他のキャッシュサーバ１８に移動させ、ＬＲＵバッファ２２のテイルからアクセス頻度の低いキャッシュエントリ２３ｎを取り出し、コンテンツプロバイダに近い上流にあるキャッシュサーバ１８に移動させる。 - 特許庁

Sales information received from the POS terminal 30 by a receiving circuit 13 is stored in a receiving buffer 14, the best-selling items sales information sorted by a data control circuit 15 is stored in a display data buffer 16, and the best selling items sales information is displayed on a display 18 at a prescribed timing through a display circuit 17 on the basis of setting of a parameter file 12.例文帳に追加

受信回路１３でＰＯＳターミナル３０から受信した売上情報を、受信バッファ１４に格納し、データ制御回路１５によりソーティングした売上ベスト情報を表示データバッファ１６に格納し、パラメータファイル１２の設定に基づいて表示回路１７を介して所定タイミングでディスプレイ１８に表示する。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

A write control circuit 102 successively selects line buffers 101-k (k=1 to N) synchronously with a horizontal synchronizing signal HSIN_N of an input video and writes a pixel signal of one line of the input video in each selected line buffer.例文帳に追加

書き込み制御回路１０２は、入力映像の水平同期信号ＨＳＩＮ＿Ｎに同期してラインバッファ１０１−ｋ（ｋ＝１〜Ｎ）を順次選択し、選択したラインバッファに入力映像の１ライン分の画素信号を書き込む。 - 特許庁

A control is performed in such a manner that the deceleration starting position for the carriage may be set at a position where the recording by an inkjet recording head is not performed from recording data which is developed in a buffer which is used for one scanning recording of the inkjet recording head.例文帳に追加

インクジェット記録ヘッドの１走査記録に用いられるバッファに展開された記録データに基づいて、インクジェット記録ヘッドによる記録がなされないような位置にキャリッジの減速開始位置を設定するよう制御する。 - 特許庁

The buffer is preferably one which can control the pH of the aqueous gel to be pH 5 to pH 11 preferably pH 6 to pH 9 (more preferably pH 7 to pH 9).例文帳に追加

なお、緩衝剤としては、水性ゲルのｐＨをｐＨ５〜ｐＨ１１の範囲ｐＨに調整する緩衝剤が好ましく、より好ましくは、水性ゲルのｐＨをｐＨ６〜ｐＨ９（更に好ましくはｐＨ７〜ｐＨ９）の範囲に調整するものがよい。 - 特許庁

Based on address signals (A0 to A7) outputted from a CPU 101 for display control through an output buffer 109, the address decoder of the I/O expander generates and instructs a signal showing which output port to use.例文帳に追加

Ｉ／Ｏエクスパンダのアドレスデコーダは、表示制御用ＣＰＵ１０１から出力バッファ１０９を介して出力されたアドレス信号（Ａ０〜Ａ７）に基づいて、どの出力ポートを用いるかを示す信号を生成して指示する。 - 特許庁

A buffer 15 uses control signals outputted from the counter (#1) 11 and the counter (#2) 12, inputs the data DATA1 of a device needing the blanking period to be stored and outputs the data DATA2 of the device not needing the blanking period.例文帳に追加

バッファ１５はカウンタ（＃１）１１及びカウンタ（＃２）１２から出力される制御信号を使い、帰線期間を必要とするデバイスのデータＤＡＴＡ１を入力して蓄積させ、帰線期間を必要としないデバイスのデータＤＡＴＡ２を出力する。 - 特許庁

Audio data obtained from a digital signal processing part 15 are, after writing into a buffer memory 17 from a write-in control part 16a by synchronizing to the processing operation, read out to an audio reproducing circuit 16c at a specified speed and outputted.例文帳に追加

デジタル信号処理部１５から得られるオーディオデータを、その処理動作に同期して書き込み制御部１６ａからバッファメモリ１７に書き込んだ後、一定の速度で音声再生回路１６ｃに読み出して出力する。 - 特許庁

A DVD buffer control unit 23B converts the data recorded in 64 k-byte array in the recording unit of the flash memory 4 into the data in 32 k-byte array in the recording unit of the DVD and then transfers this data to the DVD drive 5.例文帳に追加

ＤＶＤバッファ制御部２３Ｂが、フラッシュメモリ４の記録単位である６４ｋバイト並びで記録されていたデータを、ＤＶＤの記録単位である３２ｋバイト並びにデータを変換してＤＶＤドライブ５に転送する。 - 特許庁

When a read request signal RQ is output from the data processor 2, a read control signal RE is output from an AND 14 to the FIFO buffer 11 and the oldest data is read as read data RD.例文帳に追加

更に、データ処理装置２から読み出し要求信号ＲＱが出力されると、ＡＮＤ１４からＦＩＦＯバッファ１１に読み出し制御信号ＲＥが出力され、一番古いデータが読み出しデータＲＤとして読み出される。 - 特許庁

To control the lot flow of a production line for directly conveying lots between facilities without passing through any buffer in processing a plurality of sequential processes in a production system for processing a plurality of processes in a plurality of facilities.例文帳に追加

複数の工程を複数の設備で処理する生産システムにおいて、連続する複数の工程をバッファを経由することなくロットを設備間を直接搬送して処理を行なうように生産ラインのロットフローを制御する。 - 特許庁

Further, when the identification circuit 305 once stores information of a configuration memory number M132 and aborts the packet 330 to produce a free area by D bits in total in the packet buffer 306, when determining that the reconfiguration control packet 330 is the final packet.例文帳に追加

また、最終パケットであると判断した場合、コンフィギュレーションメモリ番号Ｍ１３２の情報を一旦蓄積し、当該パケット３３０を破棄することにより、パケットバッファ３０６内に合計Ｄｂｉｔ分の空きを生成する。 - 特許庁

When the transmission frame is an emergency frame, the transmission frame emergency level detecting part 11 loads the transmission frame in the transmission queue of the emergency buffer part 15, and acquires the information of current transmission circumstances from the normal control part 14.例文帳に追加

送信フレームが緊急フレームの場合、送信フレーム緊急度検出部１１は送信フレームを緊急バッファ部１５の送信キューに積み込むとともに、通常制御部１４から現在の送信状況の情報を入手する。 - 特許庁

An address signal Abuf is inputted to an address inversion section 19 from an input buffer 11, the logic value of a specific bit of the input signal is inverted or non-inverted and outputted to an address control circuit 12.例文帳に追加

アドレス反転部１９には、入力バッファ１１からのアドレス信号Ａｂｕｆが入力され、入力アドレス信号の特定ビットの論理値を反転または非反転してアドレス制御回路１２に出力するようになっている。 - 特許庁

Further, the buffer circuit 6 is connected to a common potential by being connected to an analog ground GND 2 for a radio circuit different from a digital ground GND 1 for a control part where the base band signal processing circuit 3 is connected.例文帳に追加

また、バッファ回路６は、ベースバンド信号処理回路３が接続される制御部用のディジタルグランドＧＮＤ１とは異なる無線回路用のアナロググランドＧＮＤ２に接続されることにより、共通電位に接続されている。 - 特許庁

To provide a memory system and its control method in which load operation for a buffer memory is executed simply and quickly in a memory system performing load operation of data from a nonvolatile memory with a smaller unit than a normal read-out unit.例文帳に追加

通常の読み出し単位より小さな単位で不揮発性メモリからデータのロード動作行うメモリシステムであって、バッファメモリへのロード動作を簡易且つ迅速に実行するメモリシステムおよびその制御方法を提供すること。 - 特許庁

Further, the control section 31 controls a packetize section 35 to read and packetize the image data stored in the rearrangement buffer 34 by each frequency component, and controls a network interface 36 to sequentially output the packet to a network.例文帳に追加

また、制御部３１は、パケタイズ部３５を制御して、並び替えバッファ３４に蓄積された画像データを周波数成分毎に読み出させてパケット化させ、ネットワークインタフェース３６を制御して、そのパケットを順次ネットワークに出力させる。 - 特許庁

When a shortage of memory of a RAM 17 occurs during the execution of rasterization, a control section 30 of an image processing apparatus 10 executes a forced synthetic processing with respect to a memory space (working buffer) ensured for executing a transparency processing.例文帳に追加

画像処理装置１０の制御部３０は、ラスタライズ実行時にＲＡＭ１７のメモリ不足が発生した際、トランスペアレンシー処理を実行するために確保されている記憶領域（作業バッファ）に対して強制合成処理を行う。 - 特許庁

A terminal control means outputs a signal for setting an output buffer 43A connected to an external signal terminal 42, to a high impedance state, in response to a command to be output when the CPU enters the low-power consumption mode.例文帳に追加

端子制御手段は、ＣＰＵが低消費電力モードに移行する場合に出力するコマンドに応じて、外部信号端子４２に接続される出力バッファ４３Ａをハイインピーダンス状態に設定するための信号を出力する。 - 特許庁

Such control is provided by making a buffer gas (B) to flow between the interior surface and at least a portion of the process gas to form a gas barrier layer such that the gas barrier layer inhibits contact between the interior surface and components of the process gas.例文帳に追加

ガスバリア層が内部表面とプロセスガスの成分との間の接触を阻止するように、内部表面とプロセスガスの少なくとも一部との間にバッファガス（Ｂ）を流すことによってガスバリア層を形成して、そのような制御を与える。 - 特許庁

To provide efficiency in control of uplink data stored in a HARQ buffer in a radio communication system in which a plurality of uplink data are transmitted to a base station device with the use of the same PUSCH by the mobile station device.例文帳に追加

移動局装置が同一のＰＵＳＣＨを用いて複数の上りリンクデータを基地局装置に送信する無線通信システムにおいて、ＨＡＲＱバッファに記憶されている上りリンクデータの制御の効率化を提供する。 - 特許庁

The output signal is given to the output buffer 43A via a logic gate 41 together with a port control signal which is output for controlling the external signal terminal 42 when the CPU is in operation.例文帳に追加

そして、前記出力信号は、前記ＣＰＵが動作している期間に前記外部信号端子４２を制御するために出力されるポート制御信号と共に、論理ゲート４１を介して前記出力バッファ４３Ａに与えられる。 - 特許庁

The control part 13 transfers a bus citizenship acquiring node information to an acquiring node monitoring buffer 15 and a management table updating logical part 14, and when its own node acquires the bus citizenship, instructs the start of use of a bus 4.例文帳に追加

調停制御部１３は、バス使用権獲得ノード情報を獲得ノード監視バッファ１５と管理テーブル更新論理部１４に転送するとともに、自ノードがバス使用権を獲得したのであればバス４の使用を開始するよう指示する。 - 特許庁

As a result of regularity judgement due to the analytic part 33, when it is judged that the data held in the data buffer 34 are not regular print data, a control code interpreting part 36 reads these data, abandons them and does not perform printing.例文帳に追加

解析部３３による正当性判断の結果、データバッファ３４に保持されているデータが、正当な印刷データではないと判断された場合には、制御コード解釈部３６がそのデータを読み捨ててしまい、印字を行なわない。 - 特許庁

At the write-in processing, a data area, which becomes an object area, is determined on the basis of a value of a buffer determination flag area 1508, and the renewals of the data block areas and preliminary block areas are carried out in the corresponding address control areas.例文帳に追加

書き込み処理時には、バッファ判定フラグ領域１５０８の値を基に対象領域となるデータ領域を判断し、該当するアドレス管理領域においてデータブロック領域と予備ブロック領域のブロック番号の更新を行う。 - 特許庁

When a data amount stored in a buffer 15 exceeds an upper limit threshold continuously for a switching start time or over, the rate switching section 24 of the wireless control station 2 performs switching so as to make the transmission rates of individual wireless channels increase.例文帳に追加

無線制御局２の、レート切替え部２４は、バッファ１５に格納されているデータ量が切替え起動時間以上の間継続して上限閾値を超えた場合、個別無線回線の伝送レートを増加させるように切り替える。 - 特許庁

Also, a switching control signal (maximum drive capability Enable) for pulling out drive capability to the maximum is outputted to an input/output buffer 33 from the CUI 41 as realization of the burst mode.例文帳に追加

また、バーストモードの成立にともなって、上記ＣＵＩ４１から入出力バッファ３３に、駆動能力を最大限に引き出すための切り換え制御信号（最大駆動能力Ｅｎａｂｌｅ）が出力されるように構成されている。 - 特許庁

A CPU 3 obtains the total packet capacity [a] stored in a transmission reservation buffer 6, reads the total packet capacity [b] separately stored by each of other routers in a RAM 4, and calculates an evaluation value f by using a living body metabolism control method.例文帳に追加

ＣＰＵ３は、送信予約バッファ６に記憶されている総パケット容量［ａ］を得、ＲＡＭ４に各他のルータ別に記憶してある総パケット容量［ｂ］を読み出し、生体代謝制御方法を用いて評価値ｆを演算する。 - 特許庁

To prevent the convergence of the common buffer memory of a multiport switch when performing flow control of frame export shut down for a data link layer in a multiport switch in a network system, in which stations are connected by a full duplex link.例文帳に追加

全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。 - 特許庁

A transistor constituting the output buffer of a scanner 5 operates in a saturation region for the first time to form the steep part of a waveform of the control signal DS and then operates in a linear region to generate the gentle part of the waveform.例文帳に追加

スキャナ５の出力バッファを構成するトランジスタは、はじめ飽和領域で動作して制御信号ＤＳの波形の急峻な部分を形成し、続いて線形領域で動作してこの波形のなだらかな部分を形成する。 - 特許庁

When an operation detection circuit 36 detects stop of the operation of an actuator control circuit 31 based on clock signals 23, a 3-state buffer 41 (gate circuit) turns output 42 to an actuator drive circuit 21 to a high impedance state.例文帳に追加

３ステートバッファ４１（ゲート回路）は、クロック信号２３に基づくアクチュエータ制御回路３１の動作の停止を動作検出回路３６が検出した場合、アクチュエータ駆動回路２１への出力４２をハイインピーダンス状態とする。 - 特許庁

A user traffic distribution part 52 distributes received user traffic to the traffic flow of a user unit, extracts a buffer retained amount in the host station unit multiplexed for each user data flow and notifies the flow control part 57.例文帳に追加

ユーザトラフィック分配部５２は、受信したユーザトラフィックを、ユーザ単位のトラフィックフローに分配すると共に、ユーザデータフロー毎に多重されている上位局装置内のバッファ滞留量を抽出してフロー制御部５７に通知する。 - 特許庁

To provide a new structure for the opening/closing control of the modesty panel for a game machine, which is excellent in a buffer effect, durability, and the stability and uniformity of performance in closing, and is also excellent in durability, stability, and workability in opening.例文帳に追加

閉じる場合の緩衝効果と、耐久性、性能の安定と均一性、そして開ける場合の耐久性、安定性にも優れ、施工性の良好な、遊技機器用幕板の新しい開閉制御の構造を提供する。 - 特許庁

When there is no electrical signal in an additional electrical buffer 24, a determination control circuit 25 sets an optical gate 28 at transmission, and at the same time, stops operation of an optical transmitter 26 for transmitting an optical signal from an optical transmission device 10.例文帳に追加

判定制御回路２５は、追加電気バッファ２４に電気信号がないときには、光ゲート２８を透過に設定すると同時に光送信器２６の動作を停止させて光送信装置１０からの光信号を透過させる。 - 特許庁

Thus, transmission standby commands standing by in the transmission queue buffer or the like are not destroyed, the consistency of operation environments between the main and sub control boards after setting is restored is secured, and the game state before setting is completely restored.例文帳に追加

これにより、送信キューバッファに待機する送信待ちコマンド等が破壊されずに済み、設定復帰後のメインとサブの制御基板間における動作環境の整合性を確保して、設定前の遊技状態を完全復帰させる。 - 特許庁

Consequently, transmission waiting commands, etc., standing-by in the transmission queue buffer are not destroyed, and consistency in an operation environment between the main and sub control boards after setting recovery is secured, so that the game state before setting is perfectly recovered.例文帳に追加

これにより、送信キューバッファに待機する送信待ちコマンド等が破壊されずに済み、設定復帰後のメインとサブの制御基板間における動作環境の整合性を確保して、設定前の遊技状態を完全復帰させる。 - 特許庁