「buffer control」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

A buffer section 221 stores information including remote control commands, requests from the SNMP manager 1 and monitor items and data and models from the existing communication measurement unit 31 and uses the information for the conversion.例文帳に追加

バッファ部２２１はＳＮＭＰマネージャ１からのリモート制御コマンドやリクエスト、既存の通信用計測器３１からの機種種別，モニタ項目やデータを含む情報を格納し、前記変換に使用される。 - 特許庁

A feedback quantity control buffer CBUF controls feedback quantity that is feedbacked to the output of the part BUF by controlling current flowing into the parts PBUF and NBUF.例文帳に追加

帰還量制御バッファＣＢＵＦは、この差動増幅部ＰＢＵＦとＮＢＵＦに流れる電流を制御することにより、差動増幅部ＢＵＦの出力にフィードバックされる帰還量を制御する。 - 特許庁

The power supply circuit 50 includes field effect transistors 51_1-51_M, current value detection parts 52_1-52_M, a gate voltage control part 53, buffer parts 54_1-54_M, an addition part 55, and a failure detection part 56.例文帳に追加

電力供給回路５０は、電界効果トランジスタ５１_１〜５１_Ｍ、電流値検出部５２_１〜５２_Ｍ、ゲート電圧制御部５３、バッファ部５４_１〜５４_Ｍ、加算部５５および異常検出部５６を含む。 - 特許庁

The packet flow controller is provided with a packet storage buffer means, a transmission time decision means that has a counter means to decide a transmission time of a packet, and a transmission sequence control means that manages a packet transmission sequence.例文帳に追加

パケット蓄積用のバッファ手段と、カウンタ手段を有してパケットの送出時刻を決める送出時刻決定手段と、パケット送出順序を管理する送出順序制御手段とを備える。 - 特許庁

The apparatus 1 for reading RF tag includes a control unit 4, a program storage unit 7, a timer 8, a signal processing unit 9, a transceiving buffer 10, an A-D/D-A converter 11, and a transceiving unit 12.例文帳に追加

ＲＦタグ読み取り装置１は、制御部４、プログラム記憶部７、タイマー８、信号処理部９、送受信バッファ１０、Ａ−Ｄ／Ｄ−Ａ変換部１１および送受信部１２を備える。 - 特許庁

When digital data of a prescribed mount are accumulated in a data buffer memory 3, management information are generated based on data numbers and control data numbers of the accumulated data to be stored in a management information memory 4.例文帳に追加

データバッファメモリ３に所定量のデジタルデータが蓄積されると蓄積されたデジタルデータのデータ番号及び制御データ番号に基づき管理情報が生成され、管理情報メモリ４に蓄積される。 - 特許庁

To provide a method of controlling a page buffer having a dual register by which a program time during a normal program operation can be shortened and the total program time is shortened as a result, and a control method thereof.例文帳に追加

ノーマルプログラム動作の際にプログラムタイムを減少させて全体プログラムタイムを減少させることが可能な、デュアルレジスタを有するページバッファ制御方法及びその制御回路を提供する。 - 特許庁

To put it concretely, a reproducing speed determination unit 28 monitors changes in data accumulation amount in a reception buffer 22 and a reproducing speed control unit 210 conducts reproduction by the reproducing speed according to changes in data accumulation amount.例文帳に追加

具体的には、再生速度判断部２８が受信バッファ２２のデータ蓄積量の変化を監視し、再生速度制御部２１０がデータ蓄積量の変化に応じた再生速度により再生を行う。 - 特許庁

A printer control part 30 is provided with a data buffer 34 for holding one part of received printing instructions and a data analytic part 33 capable of judging the regularity of data held there.例文帳に追加

プリンタ制御部３０には、受信した印刷命令の一部分を保持しておくためのデータバッファ３４と、そこに保持されたデータの正当性を判断可能なデータ解析部３３とが備えられる。 - 特許庁

A transfer data control table 112 comprises, for controlling distributed messages, a group ID of a message, a terminal of connection destination, a counter for storing the number of unidentified reaches, and the pointer of a main buffer 122.例文帳に追加

転送データ管理テーブル１１２は、流通しているメッセージの管理を目的に、メッセージのグループＩＤ、接続先端末、到達未確認数を格納するためのカウンタ、メインバッファ１２２のポインタを有する。 - 特許庁

To provide an image plotting system, in which the capacity of a buffer memory required for an image plotting is reduced and a smooth image scrolling is made possible, and to provide a control method for the system.例文帳に追加

画像描画に必要なバッファメモリの容量を少なくし、且つ、滑らかな画像スクロールを可能とする画像描画システム及び画像描画システムの制御方法を提供することを目的とする。 - 特許庁

However, at failure of a control system, an operation of approaching the common landing 15 of the other car is damped by a function of a variable buffer 20, and then the other car is stopped.例文帳に追加

しかし、一方のかごが制御系の故障によって共用乗場１５に接近するときの進行動作が、可変位緩衝器２０の機能により緩衝された後に一方のかごが停止する。 - 特許庁

The transmission control unit 146 controls not to transmit the multi-cast packet stored at the buffer 144 from the port 132 where a transmission band is less than a transmission threshold value in accordance with a receiving band.例文帳に追加

送信制御部１４６は、送信帯域が受信帯域に応じた送信閾値未満であるポート１３２からは、バッファ１４４に蓄積されているマルチキャストパケットを送信しないように制御する。 - 特許庁

An n-bit bus data output buffer is classified into four groups, and control signals #1 to #4 outputted from the flip-flop circuits 41 to 44 are fed to output buffers 11 to 14 by each group with distribution.例文帳に追加

ｎビットバスデータの出力バッファを４グループに分割し、各フリップフロップ回路４１〜４４から出力される各制御信号＃１〜＃４を、それぞれ、各グループ別に出力バッファ１１〜１４に分散して加える。 - 特許庁

A control section 220 selectively sets one of the plurality of first buffers as the destination of the flit stored in each second buffer on the basis of free spaces of the plurality of first buffers.例文帳に追加

制御部２２０は、複数の第１のバッファの空き容量に基づいて、各第２のバッファに格納されたフリットの出力先を、複数の第１のバッファのうちの１つに選択的に設定する。 - 特許庁

The TCP/IP reception processing circuit 5 is provided with a frame analysis processing part 21, an analysis result data storing part 22, an FIFO buffer memory 23, a DMA control part 24 and a DMA processing part 25.例文帳に追加

このＴＣＰ／ＩＰ受信処理回路５は、フレーム解析処理部２１と、解析結果データ格納部２２と、ＦＩＦＯバッファメモリ２３と、ＤＭＡ制御部２４と、ＤＭＡ処理部２５とを具備する。 - 特許庁

To provide an output buffer capability control circuit which can eliminate small characteristic deviation or the like liable to occur when a semiconductor is manufactured and when a device is used and in which power consumption is also small.例文帳に追加

半導体製造時や装置使用時に生じがちな微細な特性ズレ等をソフトウェア変更により解決可能で、電力消費も少ない出力バッファ能力制御回路を提供する。 - 特許庁

The line buffer memory group 226 is utilized to control the data delay quantity in order to form images of individual light beams emitted from the VCSELs 380a on one line parallel with the sub-scanning direction on a scanned surface.例文帳に追加

ラインバッファメモリ群226 は、VCSEL380a から発せられた個々の光ビームを被走査面上の副走査方向に平行な同一の直線上に結像させるために、データ遅延量を制御するために利用される。 - 特許庁

To provide an optical disk recording system for minimizing time required for data transfer by performing optimal transfer control, corresponding to the number of empty blocks in a buffer memory in an optical disk recorder.例文帳に追加

光ディスク記録装置において、バッファメモリ内の空きブロック数に応じた最適な転送制御を行い、データ転送に要する時間を最小限にする光ディスク記録システムを実現すること。 - 特許庁

An ACK control 2 arithmetically operates a difference between the unprocessed command number and the completed processing number in the pipeline buffer 4 on the basis of the count number of the address pointer forming circuits 3 and 6, and controls a return of the ACK signal to the CPU 1.例文帳に追加

ACKコントロール２はアドレスポインタ生成回路３，６のカウント数を元にパイプラインバッファ４内の未処理命令数と完了処理数の差を演算してCPU１へのＡＣＫ信号返送を制御する。 - 特許庁

Here, the inverters 25, 28 and the buffer 27 are of a tristate structure, so that output terminals can be put into a high- impedance state, that is, output signals can be turned off, depending on signals inputted to control terminals.例文帳に追加

ここでインバータ２５、２８およびバッファ２７はトライステート構成のものであり制御端子に入力される信号次第で出力端子を高インピーダンスの状態、すなわち出力信号をＯＦＦにできる。 - 特許庁

To provide a stream receiving and reproducing device and a streaming network system capable of reducing a frequency of occurrence of an underflow of a stream data receiving buffer even in the system wherein it is impossible to control a rate of a stream transmitted by a transmitter side of stream data.例文帳に追加

ストリームデータの送信側が送信するストリームのレートの制御をすることが不可能であるシステムにおいても、ストリームデータ受信用バッファのアンダーフローの発生頻度を低下させること。 - 特許庁

Through processing at a step S20 after the end of a read of the musical performance data series, generation style control data left in the current value array area are added at the tail of the musical performance data series in the reverse reproduction buffer area.例文帳に追加

演奏データ列の読み出し終了後、ステップＳ２０の処理により、現在値配列エリアに残っている発生態様制御データは、逆再生バッファエリアの演奏データ列の最後に付加される。 - 特許庁

Data for plotting to be used for a series of plotting processing are simultaneously generated by a modeling processing part 4 and a geometry processing part 5, and the generated data for plotting are transferred to a multi-path buffer 7 by a control part 6.例文帳に追加

モデリング処理部４及びジオメトリ処理部５が一連の描画処理に使用する描画用データを一括して生成し、制御部６が生成した描画用データをマルチパスバッファ７に転送する。 - 特許庁

At this time, a plurality of buffer memories constituted as FIFO memories is provided and the load of the interface of a transmission-side control unit is lightened by shifting the data to be transmitted at every fetching operation.例文帳に追加

その際、ＦＩＦＯメモリとして構成された複数のバッファメモリが設けられ、送信すべきデータが１回のフェッチごとにシフトされ、送信側の制御ユニットのインタフェースの負荷が軽減される。 - 特許庁

Corresponding to the number of originals decided by the original number decision part 9, a storage control means 81 determines the number of originals to pre-read and stores picture data for a pre-read quantity in a code data buffer 4.例文帳に追加

蓄積制御手段８１は、原稿枚数判定部９で判定された原稿枚数に応じて原稿の先読み枚数を決定し、先読み量の画データを符号データバッファ４に蓄積させる。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

A pixel processing part 30 corrects pixel data respectively, corresponding to a plurality of addresses which are read from the memory device 18 in response to detection of the buffer control part 32, according to pixel information PI.例文帳に追加

画素処理部３０は、バッファ制御部３２の検出に応答して、メモリデバイス１８から読み出される複数のアドレスに対応する画素データを、画素情報ＰＩに応じてそれぞれ修正する。 - 特許庁

When a transmission control circuit 14 detects a pause frame through the network 30, it controls the data transmission circuit 13 to transmit the transmission data stored in the second buffer 12 to the network 30.例文帳に追加

送出制御回路１４は、ネットワーク３０経由でポーズフレームを検出すると、第２のバッファ１２に記憶されている送信データをネットワーク３０へ送出するようにデータ送出回路１３を制御する。 - 特許庁

At the time of receiving the reception confirmation signals, the microcomputer for the games subtracts the number specified by putout control signals from the contents of a total prize ball number storage buffer and stops the transmission of the putout REQ signals.例文帳に追加

遊技用マイコンは、受信確認信号を受信すると、総賞球数格納バッファの内容から、払出制御信号で指定した数を減算するとともに、払出ＲＥＱ信号の送信を停止する。 - 特許庁

The control signal EDC1 outputs a sense amplifier activating signal LE through a timing adjusting circuit 3 and an output buffer circuit 4, while the signal is outputted to a column switch signal circuit section CS1.例文帳に追加

制御信号ＥＤＣ１はタイミング調整回路３、出力バッファ回路４を介してセンスアンプ活性化信号ＬＥを出力すると共に、コラムスイッチ信号回路部ＣＳ１に出力される。 - 特許庁

To performs control so that a buffer of a decoder does not break down at the start of reproduction or during switching from special reproduction to normal reproduction when a transport stream (TS) is reproduced from a recording medium.例文帳に追加

記録媒体からトランスポートストリーム(TS)を再生する場合、再生開始時、および特殊再生から通常再生へ切り換える際に、デコーダのバッファが破綻しないように制御することが必要である。 - 特許庁

To provide a semiconductor device that can match impedance with high accuracy by suppressing error in an operating voltage with respect to its fluctuations, when applying programmable impedance control to an output buffer circuit.例文帳に追加

出力バッファ回路に対してプログラマブルインピーダンス制御を行うに際し、動作電圧の変動に対する誤差を抑えて精度良くインピーダンスの合わせ込みを行うことができる半導体装置を提供する。 - 特許庁

The adjacent waveform reading control part 2 reduces evaluation targets of similarity judgment for reducing throughput by thinning out data of two waveforms to be compared in the time base direction and reading them from the delay buffer 1.例文帳に追加

隣接波形読出制御部２は、比較する２つの波形のデータを時間軸方向に間引きして遅延バッファ１から読み出すことにより、類似度判定の評価対象を減らして、処理量を削減する。 - 特許庁

Then, a remaining problem (for example, a possibility of occurrence of hunting in a relay piston 85) caused by that is solved by disposing buffer material 90 between a control piston 83 and the relay piston 85.例文帳に追加

そして、それによって残される問題（たとえば、リレーピストン８５にハンチングが生じるおそれ）を、コントロールピストン８３とリレーピストン８５との間に緩衝材９０を配置することによって解決する。 - 特許庁

The intraluminal pressure is indirectly obtained from a result of measurement of a pressure sensor 136 for measuring pressure inside the buffer tank 106, and pressure control is performed such that the intraluminal pressure becomes a set value.例文帳に追加

管腔内の圧力は、バッファタンク１０６内の圧力を測定する圧力センサ１３６の測定結果から間接的に求められ、管腔内の圧力が設定圧となるように圧力制御が行われる。 - 特許庁

To re-modulate a received packet stream signal, without requiring the perfect demodulation, decoding, encoding and re-modulation of a component signal by generating a control signal according to the state of an input packet buffer.例文帳に追加

コンポーネント信号の完全な復調、復号、符号化、再変調を必要とすることなく、受信したパケットストリーム信号を再変調でき、そして、正しいパケットタイミングを維持できるシステムを提供する。 - 特許庁

When a host 1 issues the erase command (step 201), a control processor (MPU) 4 registers address information of an area to be erased in a table 300 (refer to Fig. 300) on a data buffer 6 (step 202).例文帳に追加

ホスト１が消去命令を発行した場合（ステップ２０１）、制御プロセッサ(MPU)４は、消去すべき領域のアドレス情報をデータ・バッファ６上のテーブル３００（図３参照）に登録する（ステップ２０２）。 - 特許庁

The switch 27 is operated as a simple buffer, when a change-over control signal is at 'L' level and outputs the frequency division result of a variable frequency divider 70 to the pre-scaler 5 as is as the change-over signal.例文帳に追加

極性切替器２７は、切換制御信号が「Ｌ」レベルの場合には、単なるバッファとして動作して、可変分周器７０の分周結果をそのまま切替信号としてプリスケーラ５に出力する。 - 特許庁

A CPU 56 of a main board 31 sends out performance control command data for instructing a game performance through an output port 571 and an output buffer circuit 63, to a general performance board 90.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

The power supply control section 405 controls the power-saving mode of a physical layer/data link layer 401, on the basis of the reception buffer size of a remote device and the transfer rate, to attain with power-saving operation for the wireless transmission apparatus.例文帳に追加

電源制御部４０５はリモートデバイスの受信バッファサイズおよび転送レートから物理層／データリンク層４０１の省電力モードを制御することにより省電力運用を可能にする。 - 特許庁

The CPU 56 of a main substrate 31 sends out presentation control command data for instructing game presentation through an output port 571 and an output buffer circuit 63 to a general presentation substrate 90.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

Based on the result of the comparison by the above data determination circuit 108, an output data control circuit 109 outputs the information stored in each of the two or more memory cells through an output buffer 115.例文帳に追加

上記データ判定回路１０８の比較結果に基づいて、出力データ制御回路１０９は、複数のメモリセルの各々に記憶された情報を出力バッファ１１５を介して出力する。 - 特許庁

When a disk end detection part 106 detects no free space of a disk 120, a stream recording destination control part 108 accumulates the AV data of a stream buffer 104 in a stream saving memory 105.例文帳に追加

ディスク１２０の空き容量がなくなることをディスク終端検知部１０６が検出すると、ストリーム記録先制御部１０８は、ストリームバッファ１０４のＡＶデータをストリーム退避メモリ１０５に蓄積させる。 - 特許庁

The voice packet transmitted to the fluctuation absorber 40 is stored in a LAN control section 43, and voice data is retrieved from the voice packet and is written to an FIFO receive buffer 45.例文帳に追加

音声通信ゆらぎ吸収装置４０に送られた音声パケットは、ＬＡＮ制御部４３に格納され、該音声パケットから音声データが取出されてＦＩＦＯ方式の受信バッファ４５に書込まれる。 - 特許庁