「buffer control」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The AV clips are generated by use of a multiplexer which has a buffer state retaining means and a buffer control means which input AV clip connection information indicating the relationship between the blocks, so that when a part of the AV clips is updated, the reproduction of the AV clips can be minimized to update the AV clips.例文帳に追加

そして、ブロック間の関係を示したＡＶクリップ接続情報を入力とし、バッファ状態保持手段と、バッファ管理手段を持つマルチプレクサを用いてＡＶクリップの作成を行うことで、ＡＶクリップの一部更新などの際に、ＡＶクリップの再度の作成を最小限にしてＡＶクリップの更新を行うことができる。 - 特許庁

This character string output system includes an input-output processor 13 performing the reading of picture data from a frame buffer 11 to a buffer memory 14 and performing the writing back of the data from the memory 14 to the memory 11 and a control processor 15 performing the overwriting of a character pattern and performs processings to one character in the order of a reading, an overwriting and a writing back.例文帳に追加

本文字列出力システムは、画像データの、フレームバッファ１１からバッファメモリ１４への読み込み、バッファメモリ１４からフレームバッファ１１への書き戻しを行なう入出力プロセッサ１３と、文字パターンの上書きを行なう制御プロセッサ１５とを含み、１つの文字に、読み込み、上書き、書き戻しの順に処理を施す。 - 特許庁

In a normal state, the control section 6 stores the resource request temporarily to a buffer each time a host 7 receives a resource request, determines a resource assigned on the basis of the state of a resource recorded in the round robin queue, updates the value of the round robin queue depending on the contents of the buffer and transfers a parameter to the resource.例文帳に追加

通常時には、ホスト７のリソース要求のたびに、制御部６はこれをバッファに一時的に記録し、ラウンドロビンキュー上に記録されているリソースの状態に基づいて割り当て可能なリソースを決定し、バッファの内容によりラウンドロビンキューの値を更新し、当該リソースへパラメータを転送する。 - 特許庁

The control circuit performs a seek process for seeking a light spot to a track in suspension, then predicts whether the buffer has the over error (short error), or whether the buffer has the over error (short error) when the light spot reaches a recording (reproduction) restarting address on the track on which the light spot indicates a position for restarting the recording (reproduction).例文帳に追加

そして、中断したときのトラックに光スポットをシークさせるシーク処理を実行した後、バッファがオーバーエラー（ショートエラー）しているか、あるいは光スポットが記録（再生）を再開すべき位置を示す当該トラック上の記録（再生）再開アドレスに到達したときにバッファがオーバーエラー（ショートエラー）するかどうかを予測する。 - 特許庁

The camera is provided with a system control section 106 that temporarily stores image information outputted from a signal processing section 103 to a buffer memory section 107 and can record the image information stored in the buffer memory section 107 to a recording medium by driving a recording section 105 when a release operation section 15 is operated.例文帳に追加

信号処理部１０３から出力される画像情報をバッファメモリ部１０７に一次的に保存するとともにレリーズ操作部１５が操作された際このバッファメモリ部１０７に保存された画像情報を記録部１０５を駆動して記録媒体に記録できるようなシステム制御部１０６を備えたカメラを使用する。 - 特許庁

When the bank with data written thereon comes into a memory full state in the buffer 2 or there is no data input till a predetermined time passes after the data is written in this bank, a buffer control part 3 makes readable a writing bank and also makes a next bank for use in writing.例文帳に追加

バッファ２内でデータが書き込まれているバンクがメモリフルの状態になったとき、又は、このバンクにデータが書き込まれてから所定時間が経過するまでにデータの入力がないとき、バッファ制御部３が、この書き込み用のバンクを読み出し可能とするとともに、次のバンクを書き込み用のバンクとする。 - 特許庁

A reuse decision part 123 decides whether data left in a buffer memory 119 are usable as playback data and when so, control is so performed as to reuse the playback data left in the buffer memory 119 without re-acquiring playback data from an optical disk 110, thereby solving the problem.例文帳に追加

バッファメモリ１１９内に残っているデータが再生データとして再利用可能かどうかを再利用判定部１２３判定し、再利用可能な場合は、光ディスク１１０から再生データの再取得を行わず、バッファメモリ１１９内に残っている再生データを再利用するよう制御することにより、上記課題を解決する。 - 特許庁

When the CPU 1 accesses a predetermined starting address at the time of starting, a starting control circuit 5 controls an external storage device interface 4 to read and transfer the starting program stored in the external storage device 2 to an external storage device buffer 6, and assigns the external storage device buffer 6 to an address space containing the starting address.例文帳に追加

起動時に、ＣＰＵ１が所定の起動アドレスにアクセスしたとき、起動制御回路５が外部記憶装置インタフェース４を制御して、外部記憶装置２に格納されている起動プログラムを読み込んで外部記憶装置バッファ６へ転送し、その外部記憶装置バッファ６を起動アドレスを含むアドレス空間に割り当てる。 - 特許庁

A network interface 101 to a network 105 of packet communication is connected with the microprocessor 100 via a first data buffer 101B and a bus 103, and a control register 102C and a second data buffer 102B to be used for encryption, decryption and message authentication are connected with the microprocessor 100 via the bus 103.例文帳に追加

パケット通信のネットワーク１０５に対するネットワークインターフェイス１０１が第１のデータバッファ１０１Ｂおよびバス１０３を介してマイクロプロセッサ１００に接続され、暗復号・メッセージ認証に使用する制御レジスタ１０２Ｃおよび第２のデータバッファ１０２Ｂがバス１０３を介してマイクロプロセッサ１００に接続される。 - 特許庁

A schedule control portion 106 decides an advance read schedule (advance read quantity, advance read time interval) of a media data to be next reproduced, based on a receiving buffer reduction rate input from a receiving buffer observation processing portion 107, and outputs a data acquisition requiring command to a data requirement processing portion 102 according to the advance read schedule.例文帳に追加

スケジュール制御部１０６は、受信バッファ観測処理部１０７から入力された受信バッファ減少速度に基づいて、次に再生するメディアデータの先読みスケジュール（先読み量、先読み時間間隔）を決定し、この先読みスケジュールに従ってデータ取得要求コマンドをデータ要求処理部１０２に出力する。 - 特許庁

An arithmetic check circuit 16 receives the PWM duty output from the arithmetic means 15 within a prescribed time in each control period, and if a difference between the PWM duty and a PWM duty held in a buffer circuit 17 is below a criterion value, transfers the PWM duty to the buffer circuit 17.例文帳に追加

演算確認回路１６は、各制御周期において規定時間内に演算手段１５からＰＷＭデューティが出力され、そのＰＷＭデューティとバッファ回路１７に保持されているＰＷＭデューティとの差分が判定値未満の場合には、そのＰＷＭデューティをバッファ回路１７に転送する。 - 特許庁

The node 2 includes an arithmetic processing unit 14 for generating transmission data to the another node, a transmission buffer 32 for storing the transmission data 200, and a transmission control circuit 31 for transmitting, when performing half duplex communication, the transmission data 200 to the another node after keeping the transmission data 200 stored by the transmission buffer 32 waiting for a predetermined period.例文帳に追加

ノード２は、他のノードへの送信データを生成する演算処理装置１４と、送信データ２００を保持する送信バッファ３２と、半二重通信を行なう際、送信バッファ３２が保持する送信データ２００を所定の期間待機させた後、他のノードに送信する送信制御回路３１とを備える。 - 特許庁

To perform redundant switching without instantaneous outage of data communication in an ATM exchanging device to perform scheduling control of cell outputs which mutually differ from each output queue regarding switching of a redundant system switch without instantaneous outage and switching of redundant cell buffer without instantaneous outage in the ATM exchanging device of output buffer type.例文帳に追加

出力バッファ型のＡＴＭ交換装置における無瞬断冗長系スイッチ切替え及び無瞬断冗長セルバッファ切替えに関し、各出力キューで各々異なるセル出力のスケジューリング制御を行うＡＴＭ交換装置において、データ通信の瞬断無しに冗長切替えを行う。 - 特許庁

Then, an up/down counter circuit 52 controls an output buffer size on the basis of the compared result of the voltage comparator circuit 51 synchronously with the system clock CK and in a specified operating state such as read, write or Nop activating an OE signal, an updating control register circuit 53 updates output buffer size data.例文帳に追加

そして、アップ／ダウンカウンタ回路５２は、システムクロックＣＫに同期して、電圧比較回路５１の比較結果に基づいて出力バッファサイズを制御し、更新制御レジスタ回路５３は、ＯＥ信号が活性化するリードやライトあるいはノップ（Ｎｏｐ）といったの特定のオペレーティング状態になると、出力バッファサイズデータを更新する。 - 特許庁

The MFP 114 converts the image drawn data included in the first job into image data on the basis of the control data 601 in the job, stores the image data into an image drawn buffer 204 while making the image data correspond to the sequence number 602 and reads the data corresponding to the sequence number 602 in the second and succeeding jobs from the image drawn buffer 204 and transmits the data.例文帳に追加

ＭＦＰ１１４は、ジョブ中の制御データ６０１に基づいて、１つ目のジョブに含まれた描画データをイメージデータに変換し、シーケンス番号６０２に対応付けて描画バッファ２０４に保存し、２つ目以降のジョブ中のシーケンス番号６０２に対応するデータを、描画バッファ２０４から読み出して送信する。 - 特許庁

This circuit is provided with a clock activating circuit 50 which activates internal clock signals ICLK12 and ICLK22 when both of an internal clock signal ICLK11 outputted from the clock buffer 1 and an internal clock signal ICLK21 outputted from the clock buffer 2 are activated between clock buffers 1, 2 and a pulse width control circuit 3.例文帳に追加

クロックバッファ１，２とパルス幅制御回路３との間にクロックバッファ１から出力される内部クロック信号ＩＣＬＫ１１とクロックバッファ２から出力される内部クロック信号ＩＣＬＫ２１との両方が活性化されると内部クロック信号ＩＣＬＫ１２およびＩＣＬＫ２２を活性化するクロック活性化回路５０を設ける。 - 特許庁

The control of delay time of the digital delay circuit is realized by controlling an ON-resistance of the parallel connection body 12 in response to a drive capability of the input buffer, a capacity of the delay node 19 and a plurality of the control signals PL1-PL7.例文帳に追加

このデジタル遅延回路の遅延時間の制御は、入力バッファのドライブ能力と遅延ノード１９が持つ容量および複数の制御信号ＰＬ１〜ＰＬ７に応答して並列接続体１２のオン抵抗が制御されることにより実現されている。 - 特許庁

Then, when the transmission function of the node 1 is executed, reception preparation completion is recognized from the control information, and a transmission message is remotely written in a reception buffer 6-2-1 of the node 2 based on the control information by a high delay/high band width transmitting part 8-1.例文帳に追加

次いで、ノード１の送信関数が実行すると、該制御情報から受信準備完了を認識すると、高遅延高バンド幅送信部８−１にて該制御情報に基づきノード２の受信バッファ６−２−１へ送信メッセージを遠隔書き込みする。 - 特許庁

A mobile communication system comprises a plurality of mobile stations, the control station which relays packets addressed to the plurality of mobile stations, and the base station which stores the packets sent out by the control station temporarily in a buffer and sends them out to the plurality of mobile stations.例文帳に追加

移動通信システムは、複数の移動局と、複数の移動局宛てのパケットを中継する制御局と、制御局から送出された上記パケットを一時的にバッファに格納して複数の移動局に送出する基地局とから構成される。 - 特許庁

A station-side device 30 includes a transmission buffer 34 for storing down data signals received from an external upper network 20, a station-side control unit 40 having a transmission schedule generation means 42 and a control signal generation means 44, and a transmission unit 36.例文帳に追加

局側装置３０は、外部の上位ネットワーク２０から受け取った下りデータ信号を蓄積する送信バッファ部３４と、送信計画作成手段４２及び制御信号生成手段４４を有する局側制御部４０と、送信部３６を備える。 - 特許庁

The control signal voltage change adjustment circuit 59 adjusts a voltage change in a control signal SB1 so as to suppress the variations in the slew rate of the external output signal SC1 caused by the variations in the threshold voltage of the NMOS transistor 15 of the output buffer 8.例文帳に追加

制御信号電圧変化調整回路５９は、出力バッファ８のＮＭＯＳトランジスタ１５のスレッショルド電圧のばらつきによる外部出力信号ＳＣ１のスルーレートのばらつきを抑制するように制御信号ＳＢ１の電圧変化を調整する。 - 特許庁

A position calculation part 407 calculates positions of control points belonging to a selected bone, and a skin calculation part 408 calculates a shape of skin by the calculated positions of control points, and a drawing part 409 draws the calculated shape of skin in a buffer part 404.例文帳に追加

位置計算部４０７は、選択されたボーンに属する制御点の位置を計算し、スキン計算部４０８は、計算された制御点の位置によりスキンの形状を計算し、描画部４０９は、計算されたスキンの形状をバッファ部４０４に描画する。 - 特許庁

An address/amplitude control means 14 generates a read address to a buffer memory 12 on the basis of the detected half-period points, while generating a control information for controlling the amplitude polarity of an output signal, and converting the output signal into a continuous ringing.例文帳に追加

アドレス・振幅制御手段１４は、検出された１／２周期点に基づいてバッファメモリ１２に対する読み出しアドレスを発生すると共に、出力信号の振幅極性を制御し出力信号を連続信号にするための制御情報を発生する。 - 特許庁

An output buffer 22 selects a mode to output data to be inputted from a LSI chip side to an input terminal 21 through a PAD node 25 to a bus side or the mode of high impedance according to a control input EN to a control terminal 23.例文帳に追加

出力バッファ２２は、入力端子２１にＬＳＩチップ側から入力されるデータをバス側にＰＡＤノード２５を介して出力するモードにするか或いはハイインピーダンスのモードにするかを制御端子２３への制御入力ＥＮに応じて選択する。 - 特許庁

The photographing device to be controlled consists of a camera 12 having a wide angle lens 11, a microphone group 13 consisting of microphones each having different directivity, a remote control terminal group 6 having a display section, a buffer memory 2, an optical distortion correction section 3 and a control unit 4.例文帳に追加

広角レンズ１１を有するカメラ１２と、各々異なる指向性を有するマイクロフォン群１３と、表示部７１を有する遠隔操作端末群６と、バッファメモリ２と、光学歪み補正部３と、制御ユニット４とで被制御撮影装置が構成される。 - 特許庁

The latch circuits 2 and 3 respectively and temporarily hold serial data signals D+ and D- from an internal circuit 1 on the basis of a latch control signal LAT from a control circuit 4 in a normal mode, and output the signals with the phases of the signals made to be the same to the output buffer circuits 8 and 9.例文帳に追加

ラッチ回路２，３は、通常モード時は、それぞれ制御回路４からのラッチ制御信号ＬＡＴに基づいて、内部回路１からのシリアルデータ信号Ｄ＋，Ｄ−を一時的に保持し、それらの位相を揃えて出力バッファ回路８，９に出力する。 - 特許庁

The stream receiving and reproducing device includes: a terminal communication section 110 for receiving stream data and control data distributed via a network 103; a buffer 111 for temporarily storing received stream data; a decoder 112 for decoding the stored stream data; and a terminal control section 113.例文帳に追加

ネットワーク１０３を介して配信されたストリームデータおよび制御データを受信する端末通信部１１０と、受信したストリームデータを一時的に蓄積するバッファ１１１と、蓄積されたストリームデータをデコードするデコーダ１１２と、端末制御部１１３を具備する。 - 特許庁

An internet FAX unit 10 stores data 32 from a G3FAX unit 30 temporarily in a FAX control section 12, and a packetizing/depacketizing section 14 packetizes data 34 read out sequentially depending on size information 36 from a size information storage section 16 and then encodes the data before delivering to a buffer section 20 and a UDPTL control section 18.例文帳に追加

インターネットFAX 装置10は、G3FAX 装置30からのデータ32をFAX 制御部12に一時格納し、パケット化／デパケット化処理部14では順次読み出したデータ34をサイズ情報ストレージ部16からのサイズ情報36に応じてパケットし、符号化してバッファ部20およびUDPTL 制御部18に供給する。 - 特許庁

A mobile communication system comprises: a plurality of mobile stations; a control station for relaying packets destined to the mobile stations; and a base station for temporarily storing the packets transmitted from the control station into a buffer and transmitting the packets to the mobile stations.例文帳に追加

移動通信システムは、複数の移動局と、前記複数の移動局宛てのパケットを中継する制御局と、前記制御局から送出された上記パケットを一時的にバッファに格納して前記複数の移動局に送出する基地局とから構成される。 - 特許庁

Data transferred to a lower device control circuit 10 from a host device 1 via a host device control circuit 2 are transferred to a data processing means 60 and simultaneously stored in a B buffer of a data storing means 80 through a bypass mode data transfer line 50.例文帳に追加

上位装置１から上位装置制御回路２を経由して下位装置制御回路１０に転送されたデータはデータ処理手段６０に渡されると同時にバイパスモードデータ転送路５０を通してデータ格納手段８０のＢバッファに格納される。 - 特許庁

A photographing condition is varied to perform photographing processing a plurality of times for one release operation by processing of an imaging part 10, buffer memories 11 and 14, an image processing part 12, a memory control part 13, and a system control part 15, and thus a series of a plurality of image data is generated.例文帳に追加

撮像部１０とバッファメモリ１１、１４と画像処理部１２とメモリ制御部１３とシステム制御部１５の処理により、１度のレリーズ操作に対して、撮影条件を変更して複数回の撮影処理を行い、一連の複数の画像データを生成する。 - 特許庁

After a job control part 32 sends a pass-printing message to an engine control part 34 in a controller 24 of the serial printer 20, an event flag 36 is set concurrently with the immediate output of a paper feed message to a message buffer before the termination of the pass-printing operation in a printing engine 22.例文帳に追加

シリアルプリンタ２０のコントローラ２４内で、ジョブ制御部３２がパス印字メッセージをエンジン制御部３４に送った後、印刷エンジン２２でのパス印字動作が終了する前に、直ちに紙送メッセージをメッセージバッファに出力し同時にイベントフラグ３６をセットする。 - 特許庁

The printing controlling device consists of a characteristic interference buffer means capable of designating an address pointer at an internal arbitrary address, and a memory control means and a video control means capable of making a DMA priority and a DMA burst length variable before and after the designated address pointer.例文帳に追加

内部の任意アドレスにアドレスポインタを指定できる特徴的な干渉バッファ手段と、指定されたアドレスポインタの前後でＤＭＡ優先順位及びＤＭＡバースト長を可変にできる、メモリ制御手段及びビデオ制御手段により構成される。 - 特許庁

To provide a semiconductor device having an output impedance control circuit for performing highly accurate impedance adjustment for an output buffer circuit, even if power supply voltage is reduced in a semiconductor device having programmable impedance control function.例文帳に追加

プログラマブルインピーダンス制御機能を有する半導体装置において、電源電圧が低電圧化されても、出力バッファ回路に対する高精度のインピーダンス調整を行うことができる出力インピーダンス制御回路を備えた半導体装置を提供することである。 - 特許庁

A buffer circuit 11 individually corrects the command signal relating to the control of the emission intensity of a laser beam source 23 from the external control unit 10 for each of the irradiation units 20A-20C based on each calibration information, and transmits the command signal to the respective irradiation units 20A-20C.例文帳に追加

バッファ回路１１は、外部制御ユニット１０からのレーザ光源２３の出射強度制御に係る指令信号を、各々のキャリブレーション情報に基づいて照射ユニット２０Ａ〜２０Ｃ毎に個別に補正して、各照射ユニット２０Ａ〜２０Ｃに送信する。 - 特許庁

Further, the memory control part 23 performs control so that when the packet header part 21 can detect packet headers of a specified number of packets without any error, the payload of a packet precedent to the specified number of packets is allowed to be outputted from the buffer memories 24, 25, and 26.例文帳に追加

また、所定数のパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、当該所定数のパケットに先行するパケットのペイロードについてバッファメモリ２４，２５，２６からの出力を許可するように、メモリ制御部２３が制御する。 - 特許庁

Based on the priority control information S4_1 to S4_M from among the packets accumulated in the buffer unit 15, a priority output unit 16 selects the one packet accumulated to request an accumulating unit 2 to accumulate the one packet.例文帳に追加

優先出力部１６は、バッファ部１５に滞留する滞留パケットの中から優先制御情報Ｓ４_1〜Ｓ４_Mに基づき１の滞留パケットを選択し、蓄積部２に対して蓄積要求する。 - 特許庁

By adding an output impedance 14 to an output drive buffer 6 for suppressing the spike-like current, a rise or a fall in a gate control signal va0 of the drive MOS transistor 3 becomes moderate.例文帳に追加

スパイク状の電流を抑えるために出力駆動バッファ６に出力インピーダンス１４を付加することで、駆動MOSトランジスタ３のゲート制御信号va0の立ち上がり、立ち下がりを緩やかにする。 - 特許庁

The OS 42 is provided with a buffer 42b that temporarily holds print data read from an information DB 33 of a host system 30 and an OS control part 42a that controls transmission/reception of the print data, etc.例文帳に追加

ＯＳ４２は、ホストシステム３０の情報ＤＢ３３から読み込んだ印刷データを一時的に保持するバッファ４２ｂと、印刷データの送受信などを制御するＯＳ制御部４２ａとを備える。 - 特許庁

In a radio communication apparatus 5 of the unit wattmeter that receives the firmware, a radio communication control section 12 sequentially stores the blocks in a buffer memory 16 and also relays the transmission thereof to a low-order side unit wattmeter T.例文帳に追加

それを受信したユニット電力計の無線通信装置５において、無線通信制御部１２はバッファメモリ１６に格納してゆくとともに、下位側のユニット電力計Ｔへも中継送信する。 - 特許庁

A CPU 56 of a main substrate 31 transmits performance control command data for instructing game performance to a total performance substrate 90 via an output port 571 and an output buffer circuit 63.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

The game control means subtracts one from the total number of the prize balls stored by the total number of prize ball storage buffer based on the detection signal of the number of putout balls counting switch 301 in the timer interruption process.例文帳に追加

また、遊技制御手段は、タイマ割込処理において、払出個数カウントスイッチ３０１の検出信号にもとづいて、総賞球数格納バッファが格納する総賞球数から１減算する。 - 特許庁

The output buffer connects each stage of the shift register S/R and each scanning line WS, captures a power source pulse according to an input signal, and outputs it as a control signal to each scanning line WS.例文帳に追加

出力バッファは、シフトレジスタＳ／Ｒの各段と各走査線ＷＳとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線ＷＳに出力する。 - 特許庁

On the other hand, a read control part 27 performs the rotating processing of image data by reading the image data out of the buffer memories 25 and 26 based on the rotating angle stored in the rotating angle register 211.例文帳に追加

一方、読み出し制御部２７は、バッファメモリ２５，２６からの画像データの読み出しを、回転角レジスタ２１１に格納された回転角度に基づいて行うことによって画像データの回転処理を行う。 - 特許庁

Internal voltage (Vint) from an internal voltage generating circuit (2) is transmitted to a pad (7) in accordance with a control signal (DU), while a buffer circuit (6) coupled to this pad is set to a non-activation state.例文帳に追加

制御信号（ＤＵ）に従って、内部電圧発生回路（２）からの内部電圧（Ｖｉｎｔ）をパッド（７）に伝達するとともに、このパッドに結合されるバッファ回路（６）を非活性状態に設定する。 - 特許庁