「buffer control」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

After the data transfer of a resident texture data group from the source ROM to the main RAM is completed, the decoration pattern control board 30 analyzes the performance display command stored in the command reception buffer, and performs the command.例文帳に追加

常駐テクスチャデータ群のソースＲＯＭからメインＲＡＭへのデータ転送完了後、装飾図柄制御基板３０は、コマンド受信バッファに蓄積されていた演出表示コマンドを解析して実行する。 - 特許庁

The control part 50 makes the track buffer 30 store GOP or VOBU of which the backward reproduction is performed and makes the MPEG decoder 40 output the image data in a state that the image data are stored.例文帳に追加

制御部５０は、トラックバッファ３０に逆方向再生すべきＧＯＰまたはＶＯＢＵを記憶させ、かつ、これらの画像データを記憶させた状態で画像データをＭＰＥＧデコーダー４０に出力させるものである。 - 特許庁

To provide an efficient paper feeding control method capable of starting the proper paper feeding of the next page simultaneously with the paper ejection of the current page under a prescribed condition without making it necessary to provide any huge memory or buffer.例文帳に追加

莫大なメモリやバッファを必要とせずに、所定の条件の下で現ページの排紙と同時に次ページの適切な用紙の給紙を開始できる、効率の良い給紙制御方法を提供することにある。 - 特許庁

A speed control part 206 calculates a scroll speed of the text data from the inputted reproduction duration and controls the scroll speed by controlling an output timing of the display buffer 207 based upon the calculated scroll speed.例文帳に追加

速度調整部２０６は、入力された再生継続時間からテキストデータのスクロール速度を算出し、このスクロール速度に基づいて表示バッファ２０７の出力タイミングを制御して、スクロール速度を調整する。 - 特許庁

This signal processing device comprises a maximum value selecting circuit 3, a buffer circuit 4, a switched capacitor filter circuit 5, a variable gain amplifying circuit 6, a peak hold circuit 7, a knock determination part 8, a control part 9, and input terminals 10 and 11.例文帳に追加

最大値選択回路３と、バッファ回路４と、スイッチトキャパシタフィルタ回路５と、可変利得増幅回路６と、ピークホールド回路７と、ノック判定部８と、制御部９と、入力端子１０及び１１と、から構成される。 - 特許庁

To perform positive feedback through the buffer, it is possible to cause a maximum input voltage to have flexibility by a voltage to be applied to the control terminal of the driver, without being influenced by the capacitive component of an oscillating transistor.例文帳に追加

バッファを介して正帰還をかけるために、発振用のトランジスタの容量成分の影響を受けず、また、ドライバの制御端子に印加する電圧によって最大入力電圧に自由度を持たせることができる。 - 特許庁

The operation control part 5 transfers the operation content stored to the key buffer to an execution processing part 2 after confirming that start of the execution processing part 2 is completed and the execution processing part 2 executes operation in accordance with the operation content.例文帳に追加

操作制御部５は、キーバッファに記憶した操作内容を、実行処理部２の起動が完了するのを確認して、実行処理部２に転送し、実行処理部２が操作内容に応じた動作を実行する。 - 特許庁

The transmission reception stations 10a and 10b perform a sequence control according to the inverse process of the bit string in the relay station 20 to decode the received NC packet using the transmitted packets stored in the buffer for transmitted packet.例文帳に追加

送受信局１０ａ、１０ｂは送信済バッファに格納された送信パケットを用いて、受信したＮＣパケットを中継局２０におけるビット列の反転処理に応じた順序制御を行って復号する。 - 特許庁

To solve the following problem: when each of memory access requests transferred to a plurality of memory channels is independently processed, an additional buffer or a complicated circuit is required for order control processing or the like at the end of transfer.例文帳に追加

複数のメモリチャネルに対して分割転送されるメモリアクセス要求が独立処理されることによって、転送完了時に順序制御処理等により余分なバッファや複雑回路実装が必要となる。 - 特許庁

As the lead wire 7 guided to the rear side of the control wiring board 5 is engaged with the rib 8 and fixed, the lead wire is prevented from being projected forward to buffer with the tray door, thereby securing smooth opening/closing.例文帳に追加

コントロール配線基板５の後方へ導いたリード線７をリブ８に掛止させて固定するため、リード線が湾曲しながら前方へ張り出してトレイドアと緩衝することが防止され、スムーズな開閉が確保される。 - 特許庁

To provide a programmable logic controller (PLC) capable of being applied to a monitoring control system with various configurations by making a correspondence relation between a buffer area in an apparatus and an Ethernet module (EN) to be managed variable.例文帳に追加

装置内のバッファエリアと、管理するイーサネットモジュール（ＥＮ）との対応関係を可変にすることで、多様な構成の監視制御システムに適用することが可能なプログラマブル・ロジック・コントローラ（ＰＬＣ）を提供する。 - 特許庁

A 3.3 V group output buffer circuit 4 receives the output signal S1 and outputs an output signal S4 in response to a control signal S7b that denotes the external power supply voltage VEXT is equal to or lower than the prescribed value.例文帳に追加

３．３Ｖ系出力バッファ回路４は、出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値に等しいかそれより低いことを示す制御信号Ｓ７ｂに応じて出力信号Ｓ４を出力する。 - 特許庁

To provide a memory control device which is improved in a processing speed by giving a temporal limitation to the switching operation of a bank in a buffer when writing the data given from a CPU in a memory.例文帳に追加

本発明は、ＣＰＵから与えられるデータをメモリへ書き込む際、バッファ内のバンクの切換動作に時間的な制限を与えることで、その処理速度を向上させたメモリ制御装置を提供することを目的とする。 - 特許庁

The dummy delay time adjusting section 130 adjusts the delay time of the feedback clock FBCLK for the control clock DLLCLK in accordance with operation conditions being variation factors of the processing time of the data output buffer 50.例文帳に追加

模擬遅延時間調整部１３０は、制御クロックＤＬＬＣＬＫに対するフィードバッククロックＦＢＣＬＫの遅延時間を、データ出力バッファ５０の処理時間の変動要因となる動作条件に応じて調整する。 - 特許庁

In a bank pointer (1), a signal specifying an operation mode to be performed is generated according to the coincidence/uncoincidence of the prescribed bank addresses of address signals (AE, AI) from an address buffer (901) and it is given to an internal control circuit (2).例文帳に追加

バンクポインタ（１）において、アドレスバッファ（９０１）からのアドレス信号（ＡＥ，ＡＩ）の所定のバンクアドレスの一致／不一致に従って、実行すべき動作モードを指定する信号を生成して内部制御回路（２）へ与える。 - 特許庁

During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5.例文帳に追加

プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。 - 特許庁

Also, the control unit 13 writes out data to be transmitted in the main memory 14c to a transmission buffer 14b on the preset communication condition and transmits them to the terminal 30 by way of the comb port 1 and the modem 20.例文帳に追加

また、制御ユニット１３は、予め設定した通信条件で、メインメモリ１４ｃ内の送信すべきデータを送信バッファ１４ｂに書き出し、コムポート１及びモデム２０を介して端末３０に送信する。 - 特許庁

A direct memory access controller 110 includes: a control circuit 111; a DMAC (a first DMA controller) 116; a selector 117; a buffer (a storage means) 118; and a DMAC (a second DMA controller) 119.例文帳に追加

ダイレクトメモリアクセス制御装置１１０は、制御回路１１１、ＤＭＡＣ（第１のＤＭＡコントローラ）１１６、セレクタ１１７、バッファ（記憶手段）１１８、ＤＭＡＣ（第２のＤＭＡコントローラ）１１９を備えて構成されている。 - 特許庁

When data are inputted from the PC not shown in the figure through a communication port 14 to communication control equipment 1, these data are read to a first data buffer 133 of a RAM 13 and written to a line terminator 15 by a means 31 later.例文帳に追加

図示しないパソコンより、通信ポート14を介して通信制御装置１にデータが入力されると、ＲＡＭ13の第１データバッファ133にリードされた後、手段131によって回線終端装置１５ライトされる。 - 特許庁

To provide a production line control system capable of improving a nondefective rate and yield of products such as TFT boards produced by processes with different clean levels without raising a clean level of the whole of a buffer station.例文帳に追加

バッファステーション全体のクリーンレベルを上げることなく、クリーンレベルの異なる工程により生産されるＴＦＴ基板等の製品の良品率や歩留りを向上させることのできる生産ライン管理システムを提供する。 - 特許庁

In order to control the toner weight ratio of the developer in the developer container constant, the carrier is distributed and conveyed to the developer containers 31 of each color from both of the carrier storing tank 73 and the carrier buffer tank 74.例文帳に追加

現像剤容器内の現像剤のトナー重量比を一定にコントロールするために、キャリアはキャリア収納タンク７３、キャリアバッファタンク７４の双方から各色の現像剤容器３１に分配搬送される。 - 特許庁

The data buffer/232C converter 37, during a period when a control signal is on a high level, at the timing of rising edge of sampling pulse, samples the outputs of the X electrode detection part 11 and the Y electrode detection part 12.例文帳に追加

データバッファ／232C変換器３７は、制御信号が高レベルである期間において、サンプリングパルスの立ち上がりエッジのタイミングで、Ｘ座標検出部１１およびＹ座標検出部１２の出力をサンプリングする。 - 特許庁

A reception control part 11 in the print controller 11 makes data written from the receiving buffer 6 to the FIFO 20 and a bit map development part 13 reads data from the FIFO 20 directly only with confirming whether the data exist in the FIFO 20 or not.例文帳に追加

プリントコントローラ１０の受信制御部１１は、受信バッファ６からFIFO２０にデータを書き出させ、ビットマップデータ展開部１３は、FIFO２０にデータが存在するか否かの確認だけで、そのままデータを読み出す。 - 特許庁

Then, a CPU 22 controls the write and read of the head cache part 24 and the ring buffer part 25 and performs control so that data can be successively read from the data cached in the head cache part 24 during seek execution.例文帳に追加

そして、ＣＰＵ２２は、先頭キャッシュ部２４及びリングバッファ部２５の書き込み及び読み出しを制御すると共に、シーク実行中には先頭キャッシュ部２４にキャッシュされたデータから順に読み出すよう制御する。 - 特許庁

The system control section 202 sets a read address for reading next data to an address several frames ahead of the address which is read immediately before when the remaining capacity of the buffer memory exceeded a prescribed threshold (>0).例文帳に追加

システム制御部２０２は、算出したバッファメモリの残量が、所定の閾値（＞０）を超えた場合には、次のデータを読み出すための読み出しアドレスを、直前に読み出したアドレスより数フレーム分先のアドレスに設定する。 - 特許庁

The control circuit commonly uses a predetermined parameter stored in the buffer in calculation of a timing of generation of PAM interruption pulse over a predetermined period of the AC power after detection of a predetermined zero cross point.例文帳に追加

制御部は、所定のゼロクロス点検出後、交流電力の所定の周期に渡って、バッファに保持している所定のパラメータを、ＰＡＭ割込みパルスの発生のタイミングの計算において共通に使用する。 - 特許庁

A buffer tank 6 and a control valve 7 are provided between the section 13 and the pump 5, and a pressure gage 8 is provided on the tank 6 to sense the pressure in the tank 6.例文帳に追加

減圧部１３と真空ポンプ５との間には、減圧部１３側からバッファータンク６及び制御バルブ７が設けられ、バッファータンク６にはバッファタンク６内の圧力を検出する圧力計８が設けられている。 - 特許庁

When a scroll command is thereafter inputted through a remote control 111, the MPEG-2 decoder generates frame information of a frame to be newly displayed on the screen by scrolling and the frame information is stored in the buffer for output.例文帳に追加

しかる後、リモコン１１１を介してスクロール指令が入力されると、スクロールによって新たに画面上に表示されるファイルのフレーム情報がＭＰＥＧ−２デコーダにより生成され出力用バッファに格納される。 - 特許庁

Display middleware 117 and 118 controls display requests from corresponding window controls 115 and 116 and display requests from other middleware executed by a control part 100 and buffer given image data.例文帳に追加

表示ミドルウエア１１７，１１８は、それぞれ対応するウインドマネージャ１１５，１１６からの表示要求や、制御部１００によって実行される他のミドルウェアからの表示要求を管理し、与えられた画像データをバッファリングする。 - 特許庁

A compression control unit 901 reads bitmap data from a buffer unit 508 and controls compression processing in an image reversible compression unit 902, an image irreversible compression unit 903 and an attribute reversible compression unit 904.例文帳に追加

圧縮制御部９０１は、バッファ部５０８からビットマップデータを読み出し、画像可逆圧縮部９０２、画像非可逆圧縮部９０３および属性可逆圧縮部９０４での圧縮処理の制御を行う。 - 特許庁

A power saving mode control part 16 transmits a power saving mode setting frame in which a power saving mode time TPS is described to a house side device ONU whose unicast frame transmitted in the downlink buffer part 13 is empty.例文帳に追加

省電力モード制御部１６は、下りバッファ部１３の中の送信するユニキャストフレームが空の宅側装置ＯＮＵに対して省電力モード時間ＴＰＳを記述した省電力モード設定フレームを送信する。 - 特許庁

A buffer control section 818 stores the data error position and the error value information of the data to an XOR register 8161 when transferring the user data to a host and transfers the data while correcting the data error depending on the error position.例文帳に追加

バッファ制御部８１８は、ユーザデータをホストに転送するとき、ＸＯＲレジスタ８１６１にデータ誤り位置、誤り値の情報を保持し、誤り位置に応じてデータ誤りを訂正しながら転送を行う。 - 特許庁

To provide a short cell multiplexer that can reduce the scale of its hardware by reducing a buffer capacity required for storing short cells and for bridge-over processing and simplifying a control circuit for short cell multiplex processing.例文帳に追加

ショートセルを保管するためのバッファ及びまたがり処理に必要なバッファの削減、及びショートセル多重処理の制御回路を簡易化することにより、ハードウェアの規模を小さくできるショートセル多重装置を提供する。 - 特許庁

When receiving the signal denoting the media data amount reaching the threshold or over from the media reception buffer 209, the wireless control section 205 instructs an initial buffering condition decision section 207 to decrease a data reception speed.例文帳に追加

無線制御部２０５は、初期バッファリング条件決定部２０７へ、メディア受信バッファ２０９からメディアデータ量がしきい値以上になった旨の信号を受け取ると、データ受信速度を低下するように指示する。 - 特許庁

Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.例文帳に追加

また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁

Further a second control section selects the image data to be output in every main scanning coordinate of the image data of a plurality of lines stored in the line buffer of multiple steps from information relating to the correction.例文帳に追加

また、第２制御部は、前記補正に関する情報に基づいて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。 - 特許庁

In addition, access frequency can be reduced by reading out with awareness about the bus width of an output side at the time of preinput in a buffer direction with the bus width selection means in the output control means 25.例文帳に追加

また、出力制御手段２５内のバス幅選択手段により、バッファ方向からの入力時に予め出力側のバス幅を意識した読み出しを行うことにより、アクセス回数の減少を図ることができる。 - 特許庁

The data transfer of a communication control part is all represented by write commands and the configuration (setting of address space) on the PCI bus is used to separate the addressing of the data buffer into logical addresses and physical addresses.例文帳に追加

通信制御部のデータ転送を書込みコマンドで全てを表すとともに、ＰＣＩバス上のコンフィグレーション（アドレス空間の設定）を用いることにより、データバッファのアドレッシングを論理アドレスと物理アドレスに分離する。 - 特許庁

To enable a packet receiving side to perform fluctuation absorption buffer control that takes only network delay fluctuation into consideration without taking into consideration transmission processing delay fluctuation at a packet transmitting side or a relay point side.例文帳に追加

パケットの受信側において、パケットの発信側又は中継点側での送信処理遅延の揺らぎを考慮することなく、ネットワーク遅延の揺らぎのみを考慮した揺らぎ吸収バッファ制御を可能とすること。 - 特許庁

The number M of bits to be multiplexed in a unit time of an encoding stream is inputted from the outside to a virtual buffer point control circuit 18 before N fields (or frames) of the timing of multiplexing other encoding streams.例文帳に追加

他の符号化ストリームを多重化するタイミングのＮフィールド（もしくはフレーム）前に、その符号化ストリームの単位時間に多重化すべきビット数Ｍが、外部より仮想バッファポイント制御回路１８に入力される。 - 特許庁

A control circuit 36 reads from a RAM 40 the information of the digit number of a telephone number to be inputted from the top digit of a telephone number inputted from a ten key pad 48, and stores the read number into a buffer 361.例文帳に追加

制御回路３６が、テンキー４８から入力された電話番号の先頭の番号から、入力されるべき電話番号の桁数の情報をＲＡＭ４０から読み取り、バッファ３６１に格納する。 - 特許庁

A reception flow control update part 103 counts sizes of processed headers and sizes of processed data respectively on the basis of sides of headers and data included in a TLP outputted from a reception buffer 101.例文帳に追加

受信フローコントロール更新部１０３は、受信バッファ１０１から出力されたTLPに含まれるヘッダおよびデータそれぞれのサイズに基づいて、処理済みのヘッダのサイズおよび処理済みのデータのサイズをそれぞれ計数する。 - 特許庁

A process control part 22 reads image data equivalent to a single pixel from a data buffer part 20, when a printing operation is initiated, and a conversion part 24 converts the image data which are read to data for printout and outputs the data for printout to an image output part 12.例文帳に追加

印刷動作が開始されると、処理制御部２２がデータバッファ部２０から１画素分の画像データを読み出し、変換部２４で印刷出力用のデータに変換して画像出力部１２に出力する。 - 特許庁

A management transmitting portion 2C has a buffer memory 66, a signal input/output portion 68 for inputting and outputting the information to the external, a lamp driving portion 67 driving the group of lamps, and a main control portion 65 for controlling each portion.例文帳に追加

管理送信部２Ｃは、バッファメモリ６６と、情報を外部に入出力するための信号入出力部６８と、ランプ群を駆動させるランプ駆動部６７と、各部を制御する主制御部６５を有する。 - 特許庁

A buffer line 32, which includes a sub canister 34 with a volume less than the main canister 11, and a bypass line 33, which bypasses the sub canister 34, are arranged side by side on the purge line 20 between the purge port 14 and the purge control valve 37.例文帳に追加

パージポート１４とパージ制御弁３７との間のパージライン２０に、メインキャニスタ１１よりも容量が小さいサブキャニスタ３４が設けられたバッファライン３２と、サブキャニスタ３４をバイパスするバイパスライン３３と、を並設する。 - 特許庁