「buffer control」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

On receipt a notice of the retrieval end from the retrieval part 1510, the display control part 1506 arranges article stored in the buffer in time series and in the order of unicodes of titles of article to generate a screen in a blog form.例文帳に追加

検索部１５１０から検索終了の通知を受けた表示制御部１５０６は、バッファに格納された記事を時系列及び記事のタイトルのユニコード順に並べてブログ形式の画面を作成する。 - 特許庁

In order to control the toner weight ratio of the developer in the developer container constant, the carrier is distributed and conveyed to the developer containers 31 of each color from both of the carrier storing tank 73 and the carrier buffer tank 74.例文帳に追加

現像剤容器内の現像剤のトナー重量比を一定にコントロールするために、キャリアはキャリア収納タンク７３、キャリアバッファタンク７４の双方から各色の現像剤容器３１に分配搬送される。 - 特許庁

The data buffer/232C converter 37, during a period when a control signal is on a high level, at the timing of rising edge of sampling pulse, samples the outputs of the X electrode detection part 11 and the Y electrode detection part 12.例文帳に追加

データバッファ／232C変換器３７は、制御信号が高レベルである期間において、サンプリングパルスの立ち上がりエッジのタイミングで、Ｘ座標検出部１１およびＹ座標検出部１２の出力をサンプリングする。 - 特許庁

In a bank pointer (1), a signal specifying an operation mode to be performed is generated according to the coincidence/uncoincidence of the prescribed bank addresses of address signals (AE, AI) from an address buffer (901) and it is given to an internal control circuit (2).例文帳に追加

バンクポインタ（１）において、アドレスバッファ（９０１）からのアドレス信号（ＡＥ，ＡＩ）の所定のバンクアドレスの一致／不一致に従って、実行すべき動作モードを指定する信号を生成して内部制御回路（２）へ与える。 - 特許庁

As the lead wire 7 guided to the rear side of the control wiring board 5 is engaged with the rib 8 and fixed, the lead wire is prevented from being projected forward to buffer with the tray door, thereby securing smooth opening/closing.例文帳に追加

コントロール配線基板５の後方へ導いたリード線７をリブ８に掛止させて固定するため、リード線が湾曲しながら前方へ張り出してトレイドアと緩衝することが防止され、スムーズな開閉が確保される。 - 特許庁

To provide a programmable logic controller (PLC) capable of being applied to a monitoring control system with various configurations by making a correspondence relation between a buffer area in an apparatus and an Ethernet module (EN) to be managed variable.例文帳に追加

装置内のバッファエリアと、管理するイーサネットモジュール（ＥＮ）との対応関係を可変にすることで、多様な構成の監視制御システムに適用することが可能なプログラマブル・ロジック・コントローラ（ＰＬＣ）を提供する。 - 特許庁

A 3.3 V group output buffer circuit 4 receives the output signal S1 and outputs an output signal S4 in response to a control signal S7b that denotes the external power supply voltage VEXT is equal to or lower than the prescribed value.例文帳に追加

３．３Ｖ系出力バッファ回路４は、出力信号Ｓ１を受け、外部電源電圧Ｖ_EXTが所定値に等しいかそれより低いことを示す制御信号Ｓ７ｂに応じて出力信号Ｓ４を出力する。 - 特許庁

To provide a memory control device which is improved in a processing speed by giving a temporal limitation to the switching operation of a bank in a buffer when writing the data given from a CPU in a memory.例文帳に追加

本発明は、ＣＰＵから与えられるデータをメモリへ書き込む際、バッファ内のバンクの切換動作に時間的な制限を与えることで、その処理速度を向上させたメモリ制御装置を提供することを目的とする。 - 特許庁

During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5.例文帳に追加

プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。 - 特許庁

The control circuit commonly uses a predetermined parameter stored in the buffer in calculation of a timing of generation of PAM interruption pulse over a predetermined period of the AC power after detection of a predetermined zero cross point.例文帳に追加

制御部は、所定のゼロクロス点検出後、交流電力の所定の周期に渡って、バッファに保持している所定のパラメータを、ＰＡＭ割込みパルスの発生のタイミングの計算において共通に使用する。 - 特許庁

A buffer tank 6 and a control valve 7 are provided between the section 13 and the pump 5, and a pressure gage 8 is provided on the tank 6 to sense the pressure in the tank 6.例文帳に追加

減圧部１３と真空ポンプ５との間には、減圧部１３側からバッファータンク６及び制御バルブ７が設けられ、バッファータンク６にはバッファタンク６内の圧力を検出する圧力計８が設けられている。 - 特許庁

A reception control part 11 in the print controller 11 makes data written from the receiving buffer 6 to the FIFO 20 and a bit map development part 13 reads data from the FIFO 20 directly only with confirming whether the data exist in the FIFO 20 or not.例文帳に追加

プリントコントローラ１０の受信制御部１１は、受信バッファ６からFIFO２０にデータを書き出させ、ビットマップデータ展開部１３は、FIFO２０にデータが存在するか否かの確認だけで、そのままデータを読み出す。 - 特許庁

Then, a CPU 22 controls the write and read of the head cache part 24 and the ring buffer part 25 and performs control so that data can be successively read from the data cached in the head cache part 24 during seek execution.例文帳に追加

そして、ＣＰＵ２２は、先頭キャッシュ部２４及びリングバッファ部２５の書き込み及び読み出しを制御すると共に、シーク実行中には先頭キャッシュ部２４にキャッシュされたデータから順に読み出すよう制御する。 - 特許庁

The system control section 202 sets a read address for reading next data to an address several frames ahead of the address which is read immediately before when the remaining capacity of the buffer memory exceeded a prescribed threshold (>0).例文帳に追加

システム制御部２０２は、算出したバッファメモリの残量が、所定の閾値（＞０）を超えた場合には、次のデータを読み出すための読み出しアドレスを、直前に読み出したアドレスより数フレーム分先のアドレスに設定する。 - 特許庁

The dummy delay time adjusting section 130 adjusts the delay time of the feedback clock FBCLK for the control clock DLLCLK in accordance with operation conditions being variation factors of the processing time of the data output buffer 50.例文帳に追加

模擬遅延時間調整部１３０は、制御クロックＤＬＬＣＬＫに対するフィードバッククロックＦＢＣＬＫの遅延時間を、データ出力バッファ５０の処理時間の変動要因となる動作条件に応じて調整する。 - 特許庁

When a scroll command is thereafter inputted through a remote control 111, the MPEG-2 decoder generates frame information of a frame to be newly displayed on the screen by scrolling and the frame information is stored in the buffer for output.例文帳に追加

しかる後、リモコン１１１を介してスクロール指令が入力されると、スクロールによって新たに画面上に表示されるファイルのフレーム情報がＭＰＥＧ−２デコーダにより生成され出力用バッファに格納される。 - 特許庁

A power saving mode control part 16 transmits a power saving mode setting frame in which a power saving mode time TPS is described to a house side device ONU whose unicast frame transmitted in the downlink buffer part 13 is empty.例文帳に追加

省電力モード制御部１６は、下りバッファ部１３の中の送信するユニキャストフレームが空の宅側装置ＯＮＵに対して省電力モード時間ＴＰＳを記述した省電力モード設定フレームを送信する。 - 特許庁

Display middleware 117 and 118 controls display requests from corresponding window controls 115 and 116 and display requests from other middleware executed by a control part 100 and buffer given image data.例文帳に追加

表示ミドルウエア１１７，１１８は、それぞれ対応するウインドマネージャ１１５，１１６からの表示要求や、制御部１００によって実行される他のミドルウェアからの表示要求を管理し、与えられた画像データをバッファリングする。 - 特許庁

A compression control unit 901 reads bitmap data from a buffer unit 508 and controls compression processing in an image reversible compression unit 902, an image irreversible compression unit 903 and an attribute reversible compression unit 904.例文帳に追加

圧縮制御部９０１は、バッファ部５０８からビットマップデータを読み出し、画像可逆圧縮部９０２、画像非可逆圧縮部９０３および属性可逆圧縮部９０４での圧縮処理の制御を行う。 - 特許庁

The received abnormality start command is stored in a command buffer 94d, and various commands such as a dispensing abnormality report command corresponding to the abnormality start command is transmitted to a sound light control device 72 by the serial communication.例文帳に追加

受信された異常開始コマンドはコマンドバッファ９４ｄに格納され、異常開始コマンドに対応した払出異常報知コマンド等の各種コマンドがシリアル通信によって音光制御装置７２に送信される。 - 特許庁

A first microcomputer 100 and a second microcomputer 200 are respectively provided with DMA control parts 110 and 210, and the data of a communication buffer 131 are rewritten, and the data are transmitted in a communication timing in a prescribed cycle.例文帳に追加

第１マイクロコンピュータ１００と第２マイクロコンピュータ２００はＤＭＡ制御部１１０，２１０を備えており、通信バッファ１３１のデータが書き換えられて当該データが所定周期での通信タイミングにて送信される。 - 特許庁

To provide a disk device provided with a data buffer and an error detecting function by means of a CRC (Cyclic Redundancy Check), which can maintain the interchangeability of control software with the disk device which is not added with any CRC without needing any special memory.例文帳に追加

データバッファを備え、ＣＲＣによる誤り検出機能を有するディスク装置において、特別なメモリを必要とせず、ＣＲＣを付加しないディスク装置との制御ソフトウェアの互換性を維持できるようにする。 - 特許庁

The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9.例文帳に追加

強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。 - 特許庁

A buffer control section 818 stores the data error position and the error value information of the data to an XOR register 8161 when transferring the user data to a host and transfers the data while correcting the data error depending on the error position.例文帳に追加

バッファ制御部８１８は、ユーザデータをホストに転送するとき、ＸＯＲレジスタ８１６１にデータ誤り位置、誤り値の情報を保持し、誤り位置に応じてデータ誤りを訂正しながら転送を行う。 - 特許庁

To provide a short cell multiplexer that can reduce the scale of its hardware by reducing a buffer capacity required for storing short cells and for bridge-over processing and simplifying a control circuit for short cell multiplex processing.例文帳に追加

ショートセルを保管するためのバッファ及びまたがり処理に必要なバッファの削減、及びショートセル多重処理の制御回路を簡易化することにより、ハードウェアの規模を小さくできるショートセル多重装置を提供する。 - 特許庁

When receiving the signal denoting the media data amount reaching the threshold or over from the media reception buffer 209, the wireless control section 205 instructs an initial buffering condition decision section 207 to decrease a data reception speed.例文帳に追加

無線制御部２０５は、初期バッファリング条件決定部２０７へ、メディア受信バッファ２０９からメディアデータ量がしきい値以上になった旨の信号を受け取ると、データ受信速度を低下するように指示する。 - 特許庁

Also, the circular buffer 106 continuously reads encoded bits from the memory according to the readout start address to be input from the control part 105, and outputs it as a transmission bit system to a modulation part 107.例文帳に追加

また、サーキュラバッファ１０６は、制御部１０５から入力される読み出し開始アドレスに従ってメモリから符号化ビットを連続的に読み出して送信ビット系列として変調部１０７に出力する。 - 特許庁

Further a second control section selects the image data to be output in every main scanning coordinate of the image data of a plurality of lines stored in the line buffer of multiple steps from information relating to the correction.例文帳に追加

また、第２制御部は、前記補正に関する情報に基づいて前記複数段のラインバッファに格納されている複数ラインの画像データの中から、主走査座標ごとに出力する画像データを選択する。 - 特許庁

The operation control part 5 transfers the operation content stored to the key buffer to an execution processing part 2 after confirming that start of the execution processing part 2 is completed and the execution processing part 2 executes operation in accordance with the operation content.例文帳に追加

操作制御部５は、キーバッファに記憶した操作内容を、実行処理部２の起動が完了するのを確認して、実行処理部２に転送し、実行処理部２が操作内容に応じた動作を実行する。 - 特許庁

The transmission reception stations 10a and 10b perform a sequence control according to the inverse process of the bit string in the relay station 20 to decode the received NC packet using the transmitted packets stored in the buffer for transmitted packet.例文帳に追加

送受信局１０ａ、１０ｂは送信済バッファに格納された送信パケットを用いて、受信したＮＣパケットを中継局２０におけるビット列の反転処理に応じた順序制御を行って復号する。 - 特許庁

To solve the following problem: when each of memory access requests transferred to a plurality of memory channels is independently processed, an additional buffer or a complicated circuit is required for order control processing or the like at the end of transfer.例文帳に追加

複数のメモリチャネルに対して分割転送されるメモリアクセス要求が独立処理されることによって、転送完了時に順序制御処理等により余分なバッファや複雑回路実装が必要となる。 - 特許庁

This invention relates to a technology such that noise becoming a problem in a control circuit does not sneak into an output buffer without increasing the number of power supply/ground pins (1) and without increasing the feed line inductance (2).例文帳に追加

本発明では、上記課題である（１）電源・グランドピン数増加と（２）給電ラインインダクタンスの増加を生じることなく、制御回路で問題となるノイズが出力バッファに回り込まないような技術を提供する。 - 特許庁

Also, when initializing a RAM 507 accompanying setting change, the main control part 41 holds data stored in a command buffer, a set value work and a security work allocated in a non-initialization area without initializing the data.例文帳に追加

また、メイン制御部４１は、設定変更に伴いＲＡＭ５０７を初期化する際に、非初期化領域に割り当てられたコマンドバッファ、設定値ワーク、セキュリティワークに格納されているデータを初期化することなく保持する。 - 特許庁

The buffer write control 43 reads the next descriptor and the compressed data when the data size of the compressed data exceeds the designated size by the descriptor or when the decompressor 26 inputs the termination data signal notification.例文帳に追加

バッファライト制御部４３は、圧縮データのデータサイズがディスクリプタ指定のサイズを越えているか、伸長器２６から終端データ信号通知が入力されると、次のディスクリプタと圧縮データの読み出しを行わせる。 - 特許庁

This signal processing device comprises a maximum value selecting circuit 3, a buffer circuit 4, a switched capacitor filter circuit 5, a variable gain amplifying circuit 6, a peak hold circuit 7, a knock determination part 8, a control part 9, and input terminals 10 and 11.例文帳に追加

最大値選択回路３と、バッファ回路４と、スイッチトキャパシタフィルタ回路５と、可変利得増幅回路６と、ピークホールド回路７と、ノック判定部８と、制御部９と、入力端子１０及び１１と、から構成される。 - 特許庁

The communication repeating installation 2 is provided with a communication processing circuit 21 carrying out communication with the apparatus control system 1, communication processing circuits 23, 24 and 25 carrying out communication with the first apparatus groups 3, 4 and 5, and a buffer 22.例文帳に追加

本発明に係る通信中継装置２は、機器制御システム１と通信を行なう通信処理回路21、第１機器群３、４、５と通信を行なう通信処理回路23、24、25、及びバッファ22を具えている。 - 特許庁

In the decoding section 2, the input ES data is decoded, and a speech data AD is output to a decoding buffer 3 and stored, while speech mode information is extracted and output to the muting processing control section 4.例文帳に追加

復号化部２では、入力されたＥＳデータＥＤを復号化して音声データＡＤを復号化バッファ３に出力して保存するとともに、音声モード情報を抽出してミュート処理制御部４に出力する。 - 特許庁

Setting information obtained from a control panel 14 or a communication part 15 through a network cable 40 is stored in a RAM 13 and simultaneously, order information for showing an accepted order is registered in a FIFO buffer 13a.例文帳に追加

操作パネル１４から、又はネットワークケーブル４０を介して通信部１５から取得した設定情報をＲＡＭ１３に保存し、併せて、受け付けた順序を示す順序情報をＦＩＦＯバッファ１３ａに登録する。 - 特許庁

A control part 102 determines limit capacity based on a capacity limitation table 201 and a person management table 203 and creates an image file under the limit capacity in which image data stored in the buffer is recorded.例文帳に追加

制御部１０２は、容量制限テーブル２０１と人物管理テーブル２０３から制限容量を決定し、バッファに蓄積された動画データを記録した画像ファイルであって、制限容量以下の画像ファイルを生成する。 - 特許庁

The control processor 10 writes an output data not in the O-data area 34 but in an O-data temporary retraction buffer 37, when an O-data area exclusive flag 35 is flagged on or when a timer 14 is counted up.例文帳に追加

また、制御用プロセッサ１０は、Ｏデータ領域排他フラグ３５がフラグＯＮのとき又はタイマ１４がカウントアップしているときには、Ｏデータ領域３４ではなく、Ｏデータ一時退避バッファ３７に出力データを書き込み。 - 特許庁

Predetermined drive voltage (b) is supplied to the control circuit 2 without going passing through the intermediary of the ON/OFF switching circuit 6, while the drive voltage (c) is supplied to the switching signal buffer circuit 8 via the ON/OFF switching circuit 6.例文帳に追加

制御回路２には、ＯＮ／ＯＦＦスイッチ回路６を介することなく所定の駆動電圧（ｂ）が供給され、スイッチ信号バッファ回路８には、ＯＮ／ＯＦＦスイッチ回路６を介して駆動電圧（ｃ）が供給される。 - 特許庁

To perform positive feedback through the buffer, it is possible to cause a maximum input voltage to have flexibility by a voltage to be applied to the control terminal of the driver, without being influenced by the capacitive component of an oscillating transistor.例文帳に追加

バッファを介して正帰還をかけるために、発振用のトランジスタの容量成分の影響を受けず、また、ドライバの制御端子に印加する電圧によって最大入力電圧に自由度を持たせることができる。 - 特許庁

When the plotting processing is ended to the sub-bands arranged in a main scanning direction, the bit map data generated by each sub- band are read from the band buffer memory 7 as line unit data, and outputted to an output control part 10.例文帳に追加

主走査方向に並ぶサブバンドについて描画処理が終了したら、サブバンドごとに生成されたビットマップデータをライン単位のデータとしてバンドバッファメモリ７から読み出し、出力制御部１０に出力する。 - 特許庁

A buffer 107 stores output data of the FFT circuit 104 firstly and secondly, respectively, and S/N detection circuit 106 calculates an S/N value and outputs it to an FFT window control circuit A105.例文帳に追加

１回目と２回目それぞれにおいて、バッファ１０７ではＦＦＴ回路１０４の出力データを保存し、Ｓ／Ｎ検出回路１０６ではＳ／Ｎ値を計算し、ＦＦＴウィンドウ制御回路Ａ１０５に出力する。 - 特許庁

The data transfer of a communication control part is all represented by write commands and the configuration (setting of address space) on the PCI bus is used to separate the addressing of the data buffer into logical addresses and physical addresses.例文帳に追加

通信制御部のデータ転送を書込みコマンドで全てを表すとともに、ＰＣＩバス上のコンフィグレーション（アドレス空間の設定）を用いることにより、データバッファのアドレッシングを論理アドレスと物理アドレスに分離する。 - 特許庁