「buffer control」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

To provide efficiency in control of uplink data stored in a HARQ buffer in a radio communication system in which a plurality of uplink data are transmitted to a base station device with the use of the same PUSCH by the mobile station device.例文帳に追加

移動局装置が同一のＰＵＳＣＨを用いて複数の上りリンクデータを基地局装置に送信する無線通信システムにおいて、ＨＡＲＱバッファに記憶されている上りリンクデータの制御の効率化を提供する。 - 特許庁

The output signal is given to the output buffer 43A via a logic gate 41 together with a port control signal which is output for controlling the external signal terminal 42 when the CPU is in operation.例文帳に追加

そして、前記出力信号は、前記ＣＰＵが動作している期間に前記外部信号端子４２を制御するために出力されるポート制御信号と共に、論理ゲート４１を介して前記出力バッファ４３Ａに与えられる。 - 特許庁

To prevent the convergence of the common buffer memory of a multiport switch when performing flow control of frame export shut down for a data link layer in a multiport switch in a network system, in which stations are connected by a full duplex link.例文帳に追加

全二重方式リンクによりステーション間が接続されるネットワークシステムにおけるマルチポートスイッチに関し、データリンク層のフレーム送出停止のフロー制御を行っている際に、マルチポートスイッチの共通バッファメモリが輻輳するのを防止する。 - 特許庁

A transistor constituting the output buffer of a scanner 5 operates in a saturation region for the first time to form the steep part of a waveform of the control signal DS and then operates in a linear region to generate the gentle part of the waveform.例文帳に追加

スキャナ５の出力バッファを構成するトランジスタは、はじめ飽和領域で動作して制御信号ＤＳの波形の急峻な部分を形成し、続いて線形領域で動作してこの波形のなだらかな部分を形成する。 - 特許庁

When an operation detection circuit 36 detects stop of the operation of an actuator control circuit 31 based on clock signals 23, a 3-state buffer 41 (gate circuit) turns output 42 to an actuator drive circuit 21 to a high impedance state.例文帳に追加

３ステートバッファ４１（ゲート回路）は、クロック信号２３に基づくアクチュエータ制御回路３１の動作の停止を動作検出回路３６が検出した場合、アクチュエータ駆動回路２１への出力４２をハイインピーダンス状態とする。 - 特許庁

A user traffic distribution part 52 distributes received user traffic to the traffic flow of a user unit, extracts a buffer retained amount in the host station unit multiplexed for each user data flow and notifies the flow control part 57.例文帳に追加

ユーザトラフィック分配部５２は、受信したユーザトラフィックを、ユーザ単位のトラフィックフローに分配すると共に、ユーザデータフロー毎に多重されている上位局装置内のバッファ滞留量を抽出してフロー制御部５７に通知する。 - 特許庁

The DMA control part 24 controls the DMA processing part 25 so as to transfer the packet in the FIFO buffer memory 23 to a packet storage area formed in a main memory 9 in accordance with a communication end point being a destination of the packet.例文帳に追加

ＤＭＡ制御部２４は、ＦＩＦＯバッファメモリ２３内のパケットをその宛先である通信端点に対応してメインメモリ９内に形成されたパケット格納領域に転送するように、ＤＭＡ処理部２５を制御する。 - 特許庁

The word/byte transformation processing part 151 reads, on the receipt of this control signal, the data and identifier in word unit from the internal buffer memory 122, performs word/byte transformation processing thereof, and then outputs the transformed byte data and identifier.例文帳に追加

この制御信号を取得したワード／バイト変換処理部１５１は、内部バッファメモリ１２２よりデータおよび識別子をワード単位で読み出し、ワード／バイト変換処理を行った後、変換したバイトデータおよび識別子を出力する。 - 特許庁

A digital television receiver integrates a data basic buffer 58 to limit occurrence of under flow and overflow in order to control a data flow relating to an auxiliary data service to be presented synchronously with a video or audio program element.例文帳に追加

ビデオまたはオーディオプログラム要素と同期して提供すべき補助データサービスに関連したデータのフローを制御するよう、デジタルテレビ受信機にアンダーフローおよびオーバーフローの作動が制限されたデータ基本バッファ５８が組み込まれている。 - 特許庁

The disk drive 1 which transmits data read from a disk and held in a buffer RAM to a D/A converter 10 determines data quantity to be stored in a packet based on a control signal CNT to be transmitted from the D/A converter 10.例文帳に追加

ディスクから読み出してバッファＲＡＭに保持させたデータをＤ／Ａコンバータ１０に送出するディスクドライブ１は、Ｄ／Ａコンバータ１０から送信されるコントロール信号ＣＮＴに基づいて、パケットに格納すべきデータ量を決定する。 - 特許庁

The hard accelerator carries out one time or a plurality of the numbers of times of (a), (b), (c) and (d)on one or a plurality of corresponding primitive streams, for rendering the frame of an animation before delivering first buffer control to an output process.例文帳に追加

ハードウェア・アクセラレータは、第１のバッファの制御を出力プロセスに渡す前にアニメーションのフレームをレンダリングするために、１つまたは複数の対応するプリミティブのストリーム上で（ａ）、（ｂ）、（ｃ）、（ｄ）を１回または複数回実行する。 - 特許庁

To provide a printer output control method that does not rely on a memory buffer size of an information portable terminal and permits outputting of desired image data with a printer connected to the information portable terminal.例文帳に追加

情報携帯端末機のメモリバッファの大きさに依拠することなく、所望の画像データの出力を当該情報携帯端末機に接続されたプリンタを用いて行うことのできるプリンタ出力制御方法を提供すること。 - 特許庁

Accordingly, it becomes possible to confirm whether or not delay control of the delay line is being performed normally, by observing an external clock ext.CLT and an internal clock signal int.CLK outputted from an output buffer 60 at the time of a test.例文帳に追加

したがって、テスト時に出力バッファ６０から出力される内部クロック信号ｉｎｔ．ＣＬＫと外部クロックｅｘｔ．ＣＬＫとを観測することにより、遅延ラインの遅延制御が正常に行われているか否かを確認できる。 - 特許庁

In this constitution, the cassette 50 is constituted so as to be detachable with respect to the transfer means 40 whereby the buffer space of the substrate processing device is expanded remarkably whereby production control is avoided and the throughput of the whole of a line is improved.例文帳に追加

この構成において、カセット５０が搬送手段４０に対して着脱可能とされたから、基板処理装置のバッファ空間が大幅に拡張され、生産調整が回避されるとともに、ライン全体のスループットが向上する。 - 特許庁

In the DSRC onboard equipment, an onboard equipment control unit acquires information transmitted by an on-road machine outside a vehicle and records the acquired information to a buffer or a storage part provided to the DRSC onboard (S160, S170).例文帳に追加

ＤＳＲＣ車載器において、車載器制御部は、車両外の路上機から送信される情報を取得し、取得した情報をこのＤＳＲＣ車載器に設けられたバッファまたは記憶部に記録させる（Ｓ１６０，Ｓ１７０）。 - 特許庁

To provide such a technology that the data stored in a page address buffer can be outputted directly without accessing a memory cell in particular when a page address is accessed, in a nonvolatile ferroelectric memory and its control device.例文帳に追加

本発明は不揮発性強誘電体メモリ及びその制御装置に関し、特にページアドレスのアクセス時にメモリセルのアクセス動作を行わず、ページアドレスバッファに格納されたデータが直ちに出力されるようにする技術を開示する。 - 特許庁

When the image information in an image buffer area designated in the image storage section 8 satisfies a predetermined condition, the control section 7 decreases the gradation of the image information and reads the resulting information to allow a display section 11 to display the resulting information.例文帳に追加

制御部７は、画像記憶部８の指定されたイメージバッファ領域内の画像情報が予め定める条件を満足したときには、この画像情報を階調数を減少させて読出して表示部１１に表示させる。 - 特許庁

When a user requests an image display section 170 to record a video image in a display output through a user interface 310, a main control section 300 gives a recoding request signal to a buffer 180 and an image encoder 190.例文帳に追加

ユーザがユーザインターフェイス３１０を通じて、画像表示部１７０に映示出力中の映像を記録するように要求を行うと、主制御部３００は、記録要求信号をバッファ１８０と画像符号化器１９０に与える。 - 特許庁

To minimize the capacity of an upstream and a downstream buffer for the continuous activation of a processor and to save the trouble for dummy work management in supply control of works in a process line including a process device, etc.例文帳に追加

プロセス装置等を含む処理工程ラインのワークの供給制御において、処理装置の連続起動を行うための上流側及び下流側のバッファの容量の最小化と、ダミーワーク管理のための労力の低減化を図る。 - 特許庁

The cell characteristic inspection circuit 450 is coupled to a sensing line of a page buffer section 420 and outputs a control signal according to a distribution state of the cell using a read-out voltage and a program verifying voltage about a selected memory cell.例文帳に追加

頁バッファ部４２０のセンシングラインに連結され、選択したメモリセルに対して読み出し電圧とプログラム検証電圧を用いてセル分布状態による制御信号を出力するセル特性検査回路４５０を有する。 - 特許庁

To shorten the writing time by effectively using the function possessed by a memory 14 in a memory control circuit 10 provided between a CPU 12 and the memory 14 to enable the writing of data to the memory 14 through a write buffer 18.例文帳に追加

ＣＰＵ１２とメモリ１４間にあって、ライトバッファ１８を介してメモリ１４に対するデータの書き込みを可能とするメモリ制御回路１０において、メモリ１４の持つ機能を有効に利用して書き込み時間の短縮を図る。 - 特許庁

Under this control, a shift in output timing of a buffer of a final stage due to the characteristic variation of the transistor is suppressed small to suppress variation in pulse width of a write scanning signal WS and then variation in mobility correction period.例文帳に追加

この制御により、トランジスタの特性変化に起因する最終段のバッファの出力タイミングのシフトを小さく抑えることで、書込み走査信号ＷＳのパルス幅の変動、ひいては、移動度補正期間の変動を抑える。 - 特許庁

A game control microcomputer reads data (input data) of the input port 1 from the input port 1, and takes an exclusive OR for every bit between the input data and buffer contents of the input port 1 formed in a RAM.例文帳に追加

遊技制御用マイクロコンピュータは、入力ポート１のデータ（入力データ）を入力ポート１から読み込み、入力データと、ＲＡＭに形成されている入力ポート１バッファの内容との間でビット毎に排他的論理和をとる。 - 特許庁

To mitigate the load of a control microcomputer and to shorten a response processing time at the time of restarting take-in processing of data when processing is restarted and data series stored in a buffer memory are coupled after interruption of take-in processing of data.例文帳に追加

データ取り込み処理を中断後、再開してバッファメモリ内に格納されるデータ系列を連結する場合に、制御マイコンに対する負荷を軽減するとともにデータ取り込み処理を再開する際の応答処理時間を短縮する。 - 特許庁

A private stream multiplexing control part 102 calculates the encoding rate of private data according to the total number of given free packets, determines the addresses in the buffer in the multiplexing order, and stores them in the output array data part 103 in sequence.例文帳に追加

プライベートストリーム多重化制御部１０２は、与えられた空きパケットの総数に基づいてプライベートデータの符号化レートを算出し、バッファ上のアドレスを多重順に決定して出力配列データ部１０３に順次格納する。 - 特許庁

Before the logic level of CE* terminal becomes H level, a buffer 6 fetches the read data while a latch control signal BLTCH is at the H level, the output is immediately turned into high impedance and the access with the flash ROM 2 is finished.例文帳に追加

バッファ６は、ＣＥ^* 端子の論理レベルがＨレベルになる前にラッチ制御信号ＢＬＴＣＨがＨレベルである間にリードデータを取り込み、直ぐに出力をハイインピーダンスにしてフラッシュＲＯＭ２とのアクセスを終了する。 - 特許庁

The process control part 22 supervises the effacing of the underrun error, reads the image data from the data buffer part 20, and outputs the image data to the conversion part 24 to resume the printout by the image output part 12, when the underrun error is removed.例文帳に追加

処理制御部２２はアンダーランエラーの解消を監視し、アンダーランエラーが解消したときに、データバッファ部２０から画像データを読み出し、変換部２４に出力して画像出力部１２による印刷出力を再開する。 - 特許庁

A phase monitoring section 6 monitors the write timing and read timing of a buffer memory 4 in a destuff section 2 and delivers a count to an apparatus control section 9 where a decision is made whether a slip trouble is occurring or not.例文帳に追加

デスタッフ部２内のバッファメモリ４の書き込みタイミングと読み出しタイミングとを位相監視部６で監視し、カウント値を装置制御部９に送ることにより、装置制御部９では、スリップ障害が発生しているか否かが判断される。 - 特許庁

A prefetch address generation part detects branch commands and data access commands to be surely executed, from a command string included in an entry stored in a buffer, in one cycle and outputs a prefetch request for their target addresses to a control part.例文帳に追加

先読みアドレス生成部は、バッファに格納されたエントリに含まれる命令列から確実に実行される分岐命令およびデータアクセス命令を１サイクルで検出し、制御部にそのターゲットアドレスの先読み要求を出力する。 - 特許庁

This device is provided with an association control means 7 which associates a switching means 2 which connects or disconnects a terminating resistance 3, and a switching means 6 which switches output signals from a system letting an input signal pass through a transmitting buffer 5.例文帳に追加

終端抵抗３を接続または未接続とする切換手段２と、入力信号をスルーさせる系統と送信バッファ５からの出力信号との切換を行なう切換手段６とを連動させる連動制御手段７を設ける。 - 特許庁

When white balancing is performed in response to an instruction input (control instruction) from a user accepted through an operation unit 121, white balancing is performed on the demosaic-processed three-primary-color data temporarily stored in the buffer memory 1043.例文帳に追加

操作部１２１を通じて受け付けたユーザーからの指示入力（調整指示）に応じたホワイトバランス調整を行う場合には、バッファメモリ１０４３に一時記憶したデモザイク処理された３原色データに対してホワイトバランス調整を行う。 - 特許庁

A master LU dirty volume control part 145 sets the upper limit of the total capacity of the dirty data of a storage medium 2 occupying on a cache, and requests a swap area managing part 146 to secure a buffer equivalent to the upper limit on the cache.例文帳に追加

マスタＬＵダーティ量制御部１４５は、記憶媒体２のダーティデータがキャッシュ上に占める総容量の上限を設定し、その上限に相当するバッファのキャッシュ上での確保をスワップ領域管理部１４６に要求する。 - 特許庁

The printing schedule control section 110 is configured to perform job-separation printing of the print jobs held in the intermediate code buffer BUF by setting the printing order of the print jobs so that the printing direction may become alternately vertical and horizontal for each of print jobs.例文帳に追加

印刷スケジュール制御部１１０は、中間コードバッファＢＵＦに保持された印刷ジョブについて、印刷ジョブごとに印刷方向を縦横交互になるよう印刷順を設定することにより、ジョブセパレート印刷を実現する。 - 特許庁

The vapor-phase process device 1 includes a treatment chamber 4, gas-feeding openings 13-15 as two or more gas inlet units, and a gas-feeding unit (a gas-feeding member 38, a pipe 37, a flow rate control device 36, pipes 33-35, a buffer chambers 23-25).例文帳に追加

気相処理装置１は、処理室４と、複数のガス導入部としてのガス供給口１３〜１５と、ガス供給部（ガス供給部材３８、配管３７、流量制御装置３６、配管３３〜３５、バッファ室２３〜２５）とを備える。 - 特許庁

To provide a stable data buffer control method for surely and efficiently performing the initial reception processing of a leaped non-received information frame and guaranteeing the reception report of a sequential number order for all received information frames without leakage to a high-order layer.例文帳に追加

飛躍された未受信情報フレームの初めての受信処理を確実に効率良く、上位レイヤに漏れなく全ての受信情報フレームを順序番号順の受信報告を保証する安定したデータバッファ制御方法。 - 特許庁

The SW control circuit 12 converts the voltage, generated by supplying a constant current from a constant current circuit 15 to the resistance 14, into a digital value by an analog-digital converting circuit 13 and according to the converted digital value, CMOS inverter circuits which are selected by the SW control circuit 12 are activated to control the on-resistance of the whole output buffer circuit 11 within a specific range.例文帳に追加

ＳＷ制御回路１２には、定電流回路１５から抵抗１４に一定電流を供給して発生する電圧を、ＡＤＣ回路１３でデジタル値に変換し、変換されたデジタル値に基づいてＳＷ制御回路１２が選択する個数のＣＭＯＳインバータ回路が能動化され、出力バッファ回路１１全体としてのオン抵抗が所定範囲内に制御される。 - 特許庁

When a space is formed in priority-classified transmission queues 11 and 12, a UTOPIA level 2 slave control part 8 of the outer hardware 13 instructs a UTOPIA level 2 master control part 5 to convert an ether frame accumulated in a common buffer 3 into an ATM cell and transmit it to the priority-classified transmission queues 11 and 12 by an ATM cell processing control part 4.例文帳に追加

外部ハードウェア１３のＵＴＯＰＩＡレベル２スレーブ制御部８は、優先クラス別送信キュー１１，１２に空きが生じたとき、ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５へ共有バッファ３に蓄積されているイーサフレームをＡＴＭセル化制御部４によりＡＴＭセルへ変換して優先クラス別送信キュー１１，１２へ送るように指示する。 - 特許庁

In OS control, voice A/D conversion control is executed, an input voice signal is converted to voice digital data by a digital/analog mutual conversion section 14, the converted voice digital data is stored into a voice digital data storage buffer section 15 and thereafter, the priority of the processing to be executed by voice compression is set at the lower priority of the other processing and the voice compression control is executed.例文帳に追加

ＯＳ制御は、音声Ａ／Ｄ変換制御を実行し、入力された音声信号をデジタル／アナログ相互変換部１４によって音声デジタルデータに変換し、変換された音声デジタルデータを音声デジタルデータ格納バッファ部１５に記憶させた後、音声圧縮制御が行う処理の優先順位を他の処理よりも低い優先順位にして、音声圧縮制御を実行する。 - 特許庁

An output control circuit 21 converts a matching error data pattern to the corresponding normal data pattern by comparing sent-out data inputted to a buffer 18 with error pattern data in the pattern memory 17 by a pattern check circuit 19 and sends them from a data output signal line 25, and also sends a control signal indicating that from a control signal line 26 at the same time.例文帳に追加

出力制御回路２１は、パターンチェック回路１９によるバッファ１８に入力された送出データとパターンメモリ１７内のエラーデータパターンとの比較により、一致したエラーデータパターンを、対応した正常データパターンに変換してデータ出力信号線２５から送出すると共にその旨を表す制御信号も同時に制御信号線２６から送出する。 - 特許庁

A system controller 100 performs reproduction control based on address information indicating video information to be reproduced practically in angle block reproduction or parental block reproduction in VOB(Video Object)unit search information included in DSI(Data Search Information searching control) data separated from a demodulated demodulation signal Sdm by a system buffer 85.例文帳に追加

復調された復調信号Ｓdmからシステムバッファ８５により分離されるＤＳＩ（Data Seach Informatuom、検索制御）データの中に含まれるＶＯＢ（Video Object）ユニットサーチ情報中の、アングルブロック再生又はパレンタルブロック再生において実際に再生すべき映像情報を示すアドレス情報に基づき、システムコントローラ１００が再生制御を行う。 - 特許庁

To provide a clock supply control system capable of easily and automatically designing a gated clock, with which the characteristics of minimizing a clock skew and suppressing increase in the signal delay of an enable signal are satisfied, in a short time in gated clock design under the control of a multi- input/multi-stage enable buffer.例文帳に追加

多入力・多段のイネーブルバッファで制御されたゲーテッドクロック設計において、クロックスキューの最小化及びイネーブル信号の信号遅延増加を抑制するという特性を満たすゲーテッドクロック設計を容易且つ短時間で自動的に行うことができるクロック供給制御方式を提供すること。 - 特許庁

Specific pattern detecting means 4 and 8 monitor whether data outputted from a compressor 3 and a read buffer 2 match the specific pattern and when they match the specific pattern, specific bit inserting means 5 and 9 insert specific bits showing that the pattern is not the specific pattern having special meaning under the control of the control circuit 1.例文帳に追加

特定パターン検出手段４，８は、圧縮器３，リード・バッファ２から出力されるデータが特定パターンに一致するどうかを監視し、一致する場合には、制御回路１からの制御により、特定ビット挿入手段５，９は、これが特別な意味を持つ特定パターンでないことを示す特定ビットを挿入する。 - 特許庁

An input cut function gets effective to block the input signal from the signal terminal 4a, when the control signal is an L-level, and the input signal from the signal terminal 4a is supplied to an input buffer 21a connected to an output terminal of the NAND gate 17, when the control signal is an H-level.例文帳に追加

この制御信号がＬレベルであれば、信号端子４ａからの入力信号を遮断する入力カット機能が有効となり、Ｈレベルであれば、信号端子４ａからの入力信号がＮＡＮＤゲート１７の出力端子に接続されている入力バッファ２１ａに供給される。 - 特許庁

In the system, a memory update history preservation control part 1 makes a response to a read transaction issued on a processor bus 400 and allows a before-image buffer 2 to preserve data of a main memory 310 and its address, as update history information, outputted from a memory control part 300 onto a process bus 400.例文帳に追加

この発明のシステムでは、メモリ更新履歴保存制御部１が、プロセッサバス４００上に発行されたリードトランザクションに応答して、メモリ制御部３００によりプロセッサバス４００上に出力された主メモリ３１０のデータとそのアドレスとを更新履歴情報としてビフォアイメージバッファ２に保存する。 - 特許庁

A fragment control section 1 dividing a received packet into a fixed length, a data length register 2 that stores data length of a received packet for each received packet on the basis of the data length position signal sent from the fragment control section 1 are provided at a part of a packet bus of a buffer memory 3 that actually stores divided packets.例文帳に追加

受信パケットを固定長に分割するフラグメント制御部１と、フラグメント制御部１から送出されるデータ長位置信号をもとにして受信パケットのデータ長を受信パケット毎に格納できるデータ長レジスタ２を当該分割したパケットを実際に格納するバッファメモリ３間のパケットバスの部分に設けた。 - 特許庁