「buffer control」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

At the time of receiving a request for a resource file from a browser part 1604, an access control part 1605 specifies a reading unit to which the resource file is belonging by referring to a resource list stored in a buffer 1602.例文帳に追加

アクセス制御部１６０５は、ブラウザ部１６０４からリソースファイルの要求を受けると、バッファ１６０２に記憶されているリソースリストを参照し、リソースファイルの属する読出単位を特定する。 - 特許庁

The temporary data replication control means 25 functions such that the master volume 21 and a buffer volume 22 established between the master volume 21 and a snapshot volume 23 maintain an identical volume image.例文帳に追加

一時データ複製制御手段２５は、マスタ・ボリューム２１と、マスタ・ボリューム２１とスナップショット・ボリューム２３との間に構築したバッファ・ボリューム２２とが、同一のボリューム・イメージを維持するように機能する。 - 特許庁

In a transfer-source device 20, a master read control part 11 inputs pieces of data stored in successive addresses areas following a 1st address at a burst and the data are stored in a buffer memory 13.例文帳に追加

転送元デバイス２０において第１アドレス値以降の連続するアドレス領域に記憶されている各データは、マスタリード制御部１１によりバースト入力され、バッファメモリ１３に格納される。 - 特許庁

The controllable current source is regulated by this control signal, and the output impedance of the buffer can be matched with the characteristic impedance of the transmission line connected to the secondary coil of the transformer.例文帳に追加

調節可能な電流源を該調節信号で操作することによって、バッファの出力インピーダンスを変圧器二次コイルへ接続している伝送線の特性インピーダンスと整合させることが可能である。 - 特許庁

The overheat preventing circuit 6 outputs a signal for transmitting or stopping an output signal of a test current to a control circuit 1 in rsponse to a thermo-sensed condition in a radiator or a current buffer circuit.例文帳に追加

放熱器または電流バッファ回路の感温状態に応じて、制御回路１に対して試験電流の出力信号を送信あるいは停止するための信号を過熱防止回路は出力する。 - 特許庁

A control unit 204 monitors the quantity of data stored in the receiving buffer 203, and conducts a thinning correction or the permission or indication of an interpolating correction by the change of the quantity of data stored.例文帳に追加

制御部２０４は、受信バッファ２０３が蓄積しているデータ蓄積量を監視して、そのデータ蓄積量の変化によって、間引き補正あるいは補間補正の許可あるいは指示を行う。 - 特許庁

The output of the buffer circuit 21 is inputted to an input port circuit 5 so as to be used for control performed by the CPU 6A, and taken off as an inspection signal from a signal terminal fitting area 22.例文帳に追加

このバッファ回路２１の出力は、入力ポート回路５へ入力されＣＰＵ６Ａによる制御に用いられるとともに、信号端子取付領域２２から検査用信号として取り出される。 - 特許庁

The EU-DPCCH realizes communications of control information from the mobile device such as a pilot reference, automatic hybrid repeat request information, back log information associated with the buffer of the mobile device, and the like.例文帳に追加

ＥＵ−ＤＰＣＣＨにより、パイロット基準、ハイブリッド自動繰り返し要求情報、モバイル・デバイスのバッファに関するバックログ情報などのモバイル・デバイスからの制御情報を通信することが可能となる。 - 特許庁

Then, the main control part 20 controls the encoding of a new piece of video data and repeats a series of the processings when a fact that the data for recording for 1 VOBU are stored in the buffer memory 13 is detected.例文帳に追加

そして、メイン制御部２０は、１ＶＯＢＵ分の記録用データがバッファメモリ１３に記憶されたことを検出すると、新たな映像データのエンコードを制御し、上記一連の処理を繰り返す。 - 特許庁

The switch 37 selects a picture outputted from a code sequence buffer 33 or 34 in their switching timings on the basis of the control information given from the changeover controller 36.例文帳に追加

スイッチ３７は、切替え制御器３６から与えられる制御情報に基づき、符号列バッファ３３又は符号列バッファ３４から切替えタイミングに合わせて出力されるピクチャを選択する。 - 特許庁

To provide a self-refresh control device by which circuit operation is stabilized by matching the setup time and hold time of a clock buffer output signal with each other, thereby preventing the occurrence of failure in ending a self-refresh operation.例文帳に追加

クロックバッファ出力信号のセットアップ時間及びホールド時間を合せてセルフリフレッシュ終了時のフェイル発生を防止して回路動作を安定化させたセルフリフレッシュ制御装置を提供する。 - 特許庁

An output buffer circuit for outputting a signal from a main base board to a representation control board, is composed of a unidirectional circuit for not passing a signal only in the direction for turning to a centralized relay base board.例文帳に追加

また、主基板からの信号を演出制御基板に出力する出力バッファ回路が、集中中継基板に向かう方向にしか信号を通過させない単方向性回路で構成される。 - 特許庁

To provide an easy-to-use apparatus to condense a hyperpolarization xenon gas from a gas mixture containing a buffer gas and the hyperpolarization xenon gas, which can control the reduction in polarizability of the hyperpolarization xenon gas.例文帳に追加

緩衝用ガスと過分極キセノンガスを含むガス混合物から過分極キセノンガスを濃縮するための簡便な装置であって、過分極キセノンガスの分極率の低下を抑制し得る装置を提供する。 - 特許庁

A reference clock signal clkin11 is inputted to a timing control circuit SMDF11, which generates an internal clock dclk11 by using the signal clkin11 and an external clock clkout11 generated through a buffer circuit BUF11.例文帳に追加

タイミング制御回路（ＳＭＤＦ１１）には基準クロック信号（clkin１１）が入力され、これを用いて内部クロック（dclk１１）を生成し、バッファ回路（ＢＵＦ１１）を通して外部クロック（clkout１１）を生成する。 - 特許庁

The operational amplifier 82-4 acts as a PMOS buffer type amplifier when a comparison signal of the comparator 90 inputted to a control terminal SI is "L", and acts as a push-pull type amplifier when the comparison signal is "H".例文帳に追加

オペアンプ８２−４は、制御端子ＳＩに入力されるコンパレータ９０の比較信号が“Ｌ”の時に、PMOSバッファ型アンプとして動作し、比較信号が“Ｈ”の時に、プッシュプル型アンプとして動作する。 - 特許庁

Then, a control means is provided for supplying the sheet which is held in the buffer tray 54 to the post-processing section following a normal sheet when the suitable normal sheet is supplied again to the sheet discriminating path P1.例文帳に追加

そして、シート判別経路Ｐ１に適正な正常シートが再給送されたとき、この正常シートに続いてバッファトレイ５４に滞留されているシートを後処理部に給送する制御手段を設ける。 - 特許庁

Thereafter, by controlling the read pointer of the buffer 26 controlled by a read control part 29, the reaction generation part 30 restarts the output of the synthetic voice from the point at which the output is stopped.例文帳に追加

その後、反応生成部３０は、読み出し制御部２９が制御するバッファ２６の読み出しポインタを制御することにより、合成音の出力を、その出力が停止された時点から再開させる。 - 特許庁

A downstream device monitor part 12 monitors the operation state of a downstream device 60, and informs the feed cycle control part 13 of the state and also sends a collection indication for a work having been processed to the downstream buffer 50.例文帳に追加

また、下流装置監視部１２により下流装置６０の稼働状態を監視し、投入サイクル制御部１３にその状態を通知するとともに、下流バッファ５０に加工済の回収指示を出す。 - 特許庁

When the data remaining in the buffer memory become the predetermined volume or less, the disk motor speed suitable to set sound level (S8) is calculated to control the speed as calculated (S9).例文帳に追加

バッファメモリのデータの残量が所定量以下になると、音声出力の設定レベルに対応したディスクモータの回転速度を算出（Ｓ８）し、算出した値にディスクモータの回転速度を制御（Ｓ９）する。 - 特許庁

The raw data buffer board 11 performs control so that the raw data of which the buffering is performed may not be transferred to the raw data collecting section 12 when the irregular synchronizing interval is detected by the electrocardiogram synchronizing section 5.例文帳に追加

生データバッファ基板１１は、心電同期部５によって不正な同期間隔が検出されると、バッファリングされている生データが生データ収集部１２に転送されないように制御する。 - 特許庁

Also, an output buffer circuit for outputting signals from a main board to a performance control board is constituted of a unidirectional circuit which makes the signals pass through only in a direction toward a centralized relay board.例文帳に追加

また、主基板からの信号を演出制御基板に出力する出力バッファ回路が、集中中継基板に向かう方向にしか信号を通過させない単方向性回路で構成される。 - 特許庁

Each clamp circuit contains a selectable delay stage coupled with the output of the buffer 10, a current regulator which is controlled by the delay stage, and a clamp device coupled with the control node of the connected output transistor.例文帳に追加

それぞれのクランプ回路は、バッファの出力に結合された選択可能な遅延段と、遅延段に制御される電流調整器と、出力トランジスタの制御ノードに結合されたクランプ・デバイスとを含む。 - 特許庁

The second glass pipe becomes a buffer pipe which intercepts the heat from the first glass pipe and can control the temperature of the fluid delivery side to a low level, because of being made from glass and hardly transmitting the heat.例文帳に追加

この第２のガラス管は、第１のガラス管からの熱を遮断するバッファ管となり、第２のガラス管の材質がガラスであるので、熱は伝わり難く、その送出側の温度を低く抑えることができる。 - 特許庁

An AlN buffer layer 102, an undoped GaN layer 103, an undoped AlGaN layer 104, a p-type control layer 105, and a p-type contact layer 106 are sequentially formed on a sapphire substrate 101 in this order.例文帳に追加

サファイア基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型コントロール層１０５、ｐ型コンタクト層１０６がこの順に形成されている。 - 特許庁

By managing the data needed to be held in the poststage buffer 4, an access control part 6 controls data writing by the correction processing part 3 and data reading by the compression processing part 5.例文帳に追加

アクセス制御部６は、後段バッファ４に保持しておく必要があるデータを管理することによって、補正処理部３によるデータ書き込みと、圧縮処理部５によるデータ読み出しとを制御する。 - 特許庁

A signal 20 indicating that a branch has been established and an address for a branch destination has been determined is output from a branch control 5 to a buffer register 7 and is also connected to the 1c of the RAM1 as a write enable signal.例文帳に追加

また、ブランチコントロール５から、分岐が成立して分岐先のアドレスが確定したことを示す信号２０をバッファレジスタ７に出力し、更にライトイネーブル信号としてＲＡＭ１の１ｃに接続した。 - 特許庁

A reading control section 40 updates output-phase information composed of the (m) bits, and supplies the FIFO buffer 10 with the bit row composed of the high-order (j) bit in the output-phase information as the reading address.例文帳に追加

読み出し制御部４０は、ｍビットからなる出力位相情報を更新し、出力位相情報における上位ｊビットからなるビット列を読み出しアドレスとしてＦＩＦＯ１０に供給する。 - 特許庁

A memory buffer on the memory module includes: the (Pre-launch) function for advancing outputs of address/command signal (CA); and the (Post-launch) function of delaying outputs of the control signal (CTRL).例文帳に追加

メモリモジュール上のメモリバッファは、アドレス、コマンド信号（ＣＡ）に出力を速める（Ｐｒｅ−ｌａｕｎｃｈ）機能とコントロール信号（ＣＴＲＬ）に出力を遅くする（Ｐｏｓｔ−ｌａｕｎｃｈ）機能を備える。 - 特許庁

A second holding state acquisition means 1c acquires the second holding state of the buffer 2a from the output state of the data of a data output means 1a and the credit information of the data from a switch control unit 2.例文帳に追加

第２の保持状況取得手段１ｃは、データ出力手段１ａのデータの出力状況、スイッチ制御部２からのデータのクレジット情報から、バッファ２ａの第２の保持状況を取得する。 - 特許庁

To easily extend the number of storage ports and to easily manage memories in a buffer control circuit to be used in the case of mapping GFP (generic framing procedure) frames to SONET (synchronous optical network) frames.例文帳に追加

ＧＦＰフレームをＳＯＮＥＴフレームにマッピングする際に用いられるバッファ制御回路において、収容ポート数の拡張が容易にできるようにするとともに、メモリ管理が容易にできるようにする。 - 特許庁

A data read control section 11 acquires vehicle position data calculated at a vehicle position calculating section 18 and reads out map data and road data on the periphery of the vehicle position from an ROM disc 4 into a buffer memory 12.例文帳に追加

データ読出制御部１１は、車両位置計算部１８で算出される車両位置データを取得し、ＲＯＭディスク４から車両位置周辺の地図データ、道路データをバッファメモリ１２へ読み出す。 - 特許庁

A VLD device 3 includes a first table storage section 11, a second table storage section 12, a priority determination section 13, a coefficient buffer 14, a coefficient storage control section 15 and a DCT coefficient storage section 16.例文帳に追加

ＶＬＤ装置３は、第１テーブル記憶部１１と、第２テーブル記憶部１２と、優先度判定部１３と、係数バッファ１４と、係数格納制御部１５と、ＤＣＴ係数記憶部１６とを有する。 - 特許庁

A control part 105 compensates the data packets D1, ... stored in the back buffer 103 for data packets D1, ... which do not reach k data packets to make K data packets and makes the inspection packet generating part 102 encode blocks.例文帳に追加

制御部１０５は、ｋ個に満たないデータパケットＤ１、…に対し、バックバッファ１０３に格納されたデータパケットＤ１、…を補填してｋ個とし、検査パケット生成部１０２にブロック符号化を行わせる。 - 特許庁

A control switching buffer 34 switches connection of a VRAM 33 in which display data to be displayed on a display unit 31 is drawn between connection to the CPU of the operation section side and connection to the CPU of the main body side.例文帳に追加

制御切替バッファ３４は、表示ユニット３１に表示する表示データが描画されるＶＲＡＭ３３を、操作部ＣＰＵ側に接続するか本体部ＣＰＵ側に接続するかを切り替える。 - 特許庁

To realize a flow control in an ATM communication network that can reduce a cell loss in a buffer in a communication element and prevent partiality as to a band utilizing rate between connections from being caused.例文帳に追加

ＡＴＭ通信網において、通信要素内のバッファでのセル損失を低減し、コネクションの間での帯域使用率について不公平が生じるのを防止できるフロー制御を実現する。 - 特許庁

To solve the problem that a virtual buffer can not be computed in rate control processing because the determination of per-picture code lengths is delayed by one picture or more due to restriction on circuit mounting of CABAC processing of H. 264.例文帳に追加

Ｈ．２６４のＣＡＢＡＣ処理の回路実装上の制限で、ピクチャあたりの符号長の確定が１ピクチャ以上遅れるため、レート制御処理での仮想バッファ算出ができない。 - 特許庁

A control device 43 is interposed between a cylinder block 11 and an oil pan 14, and drives and controls an ultrasonic vibrator 42 mounted on a buffer plate 41 disposed below a crankshaft 20.例文帳に追加

制御装置４３は、シリンダブロック１１とオイルパン１４との間に介装されて、クランクシャフト２０の下方に設置された緩衝板４１に取り付けられた超音波振動子４２を駆動制御する。 - 特許庁

To provide a buffer circuit and its control method which can prevent output characteristics from becoming unstable by controlling the timing that switches output switching elements from an off-state to an on-state.例文帳に追加

出力スイッチング素子をオフ状態からオン状態に切り替えるタイミングを制御し、出力特性が不安定になることを抑制することができるバッファ回路及びその制御方法を提供する。 - 特許庁

The increase of the standby control circuit or buffer memory needed on the engine side is eliminated by generating a packet of a size according to a processing unit executed on the engine side to transmit image data.例文帳に追加

エンジン側で実行する処理単位に応じたサイズのパケットを生成して画像データを送信することで、エンジン側に必要であった待機制御回路やバッファメモリの増大という問題を解決する。 - 特許庁

Second and third image transfer parts 15, 16 buffer the pieces of image data simultaneously output from the pixel number conversion part 14 and transmit DREQs to a transfer control part 17 according to a buffering state.例文帳に追加

第２及び第３の画像転送部１５、１６は、画素数変換部１４から同時出力された画像データをバッファリングし、バッファリングの状態に応じてDREQを転送制御部１７に送出する。 - 特許庁

At the time of read-out in a normal mode, real data RD1 and RD2 given in parallel are transmitted to an output buffer circuit synchronizing with PS conversion control signals PSCLK 1, PSCLK2, respectively.例文帳に追加

通常モードのリード時には、パラレルに与えられるリアル・データＲＤ１、ＲＤ２をそれぞれＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２に同期させて出力バッファ回路に伝送する。 - 特許庁

A priority control section 210 selects ATM cells with the highest priority level among cells in each internal buffer and selects the ATM cell with the highest priority level among the selected ATM cells as a transmission object ATM cell.例文帳に追加

優先制御部２１０は、各内部バッファから最も優先レベルの高いＡＴＭセルを選択し、さらにその中から最も優先レベルの高いＡＴＭセルを送信対象ＡＴＭセルに選択する。 - 特許庁

A DMA control circuit 28 continuously reads user information stored in the buffer memory 23, assigns the user information as data (body portion) of the UDP packet and outputs the data from the UDP transmission unit 30.例文帳に追加

それに続いて、ＤＭＡ制御回路２８は、バッファメモリ２３に蓄えられているユーザ情報を読み出し、ＵＤＰパケットのデータ（ボディ部）として割り当ててＵＤＰ送信部３０から出力する。 - 特許庁

In the main processing, a number of prize balls command is transmitted to the put-out control means from counts to add the number of prize balls to the total number of prize balls stored in a total number of prize balls housing buffer.例文帳に追加

また、メイン処理において、カウント値にもとづいて、賞球個数コマンドを払出制御手段に送信し、総賞球数格納バッファが格納する総賞球数に賞球個数を加算する。 - 特許庁

A second control section 14 calculates the second read speed and sets it to a second scheduler, on the basis of the traffic volume in a second buffer 11 and request information regarding the second read speed.例文帳に追加

第２の制御部１４は、第２のバッファ１１のトラフィック量と、第２の読み出し速度に関する要求情報とに基づいて、第２の読み出し速度を算出して第２のスケジューラに設定する。 - 特許庁