「buffer control」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

A CPU 56 of a main substrate 31 transmits performance control command data for instructing game performance to a total performance substrate 90 via an output port 571 and an output buffer circuit 63.例文帳に追加

主基板３１のＣＰＵ５６は、出力ポート５７１および出力バッファ回路６３を介して遊技演出を指示するための演出制御コマンドデータを総合演出基板９０に送出する。 - 特許庁

To easily extend the number of storage ports and to easily manage memories in a buffer control circuit to be used in the case of mapping GFP (generic framing procedure) frames to SONET (synchronous optical network) frames.例文帳に追加

ＧＦＰフレームをＳＯＮＥＴフレームにマッピングする際に用いられるバッファ制御回路において、収容ポート数の拡張が容易にできるようにするとともに、メモリ管理が容易にできるようにする。 - 特許庁

A control switching buffer 34 switches connection of a VRAM 33 in which display data to be displayed on a display unit 31 is drawn between connection to the CPU of the operation section side and connection to the CPU of the main body side.例文帳に追加

制御切替バッファ３４は、表示ユニット３１に表示する表示データが描画されるＶＲＡＭ３３を、操作部ＣＰＵ側に接続するか本体部ＣＰＵ側に接続するかを切り替える。 - 特許庁

A signal 20 indicating that a branch has been established and an address for a branch destination has been determined is output from a branch control 5 to a buffer register 7 and is also connected to the 1c of the RAM1 as a write enable signal.例文帳に追加

また、ブランチコントロール５から、分岐が成立して分岐先のアドレスが確定したことを示す信号２０をバッファレジスタ７に出力し、更にライトイネーブル信号としてＲＡＭ１の１ｃに接続した。 - 特許庁

A reading control section 40 updates output-phase information composed of the (m) bits, and supplies the FIFO buffer 10 with the bit row composed of the high-order (j) bit in the output-phase information as the reading address.例文帳に追加

読み出し制御部４０は、ｍビットからなる出力位相情報を更新し、出力位相情報における上位ｊビットからなるビット列を読み出しアドレスとしてＦＩＦＯ１０に供給する。 - 特許庁

A synchronizing signal location determining part 640 determines locations of the next field synchronizing signal and of a segment synchronizing signal in response to a second control signal outputted from the comparing buffer part 640.例文帳に追加

同期信号位置決定部６４０は、比較バッファ部６３０から出力される前記第２制御信号に応答して次のフィールド同期信号及びセグメント同期信号の位置を決定する。 - 特許庁

The control means may determine an interpolation time on the basis of a data amount stored in a facsimile signal storing buffer 25, or may insert the flag data at the header or a connection portion of an ECM-HDLC frame.例文帳に追加

制御手段は、ファクシミリ信号格納バッファに保管されたデータ量に基づいて補間時間を決定してもよく、ＥＣＭ−ＨＤＬＣフレームの先頭または、接続部でフラグデータを挿入してもよい。 - 特許庁

To perform display or a control operation of which the timing is, in correspondence with timing of an audio output signal, while effectively using recording capacity, such that only main data are stored in a buffer RAM 6.例文帳に追加

メインデータのみをバッファ用ＲＡＭ６に蓄えるようにして記憶容量の有効利用を図りながら、オーディオ出力信号にタイミングの一致した表示や制御を行わせることを可能とする。 - 特許庁

The output buffer connects each stage of the shift register S/R and each scanning line WS, captures a power source pulse according to an input signal, and outputs it as a control signal to each scanning line WS.例文帳に追加

出力バッファは、シフトレジスタＳ／Ｒの各段と各走査線ＷＳとの間に接続し、入力信号に応じて電源パルスを取り出し制御信号として各走査線ＷＳに出力する。 - 特許庁

On the other hand, a read control part 27 performs the rotating processing of image data by reading the image data out of the buffer memories 25 and 26 based on the rotating angle stored in the rotating angle register 211.例文帳に追加

一方、読み出し制御部２７は、バッファメモリ２５，２６からの画像データの読み出しを、回転角レジスタ２１１に格納された回転角度に基づいて行うことによって画像データの回転処理を行う。 - 特許庁

Then the transmission control section 104 determines whether the coded data in the buffer 105 only are transferred, or the coded data in the buffers 105, 106 are transferred or the coded data in the buffers 105-107 are transferred on the basis of the result of the count.例文帳に追加

そして、その結果に基づいて、バッファ１０５のみの符号データを転送するか、バッファ１０５と１０６の符号データ、或いはバッファ１０５乃至１０７の符号データを転送するかを決定する。 - 特許庁

Internal voltage (Vint) from an internal voltage generating circuit (2) is transmitted to a pad (7) in accordance with a control signal (DU), while a buffer circuit (6) coupled to this pad is set to a non-activation state.例文帳に追加

制御信号（ＤＵ）に従って、内部電圧発生回路（２）からの内部電圧（Ｖｉｎｔ）をパッド（７）に伝達するとともに、このパッドに結合されるバッファ回路（６）を非活性状態に設定する。 - 特許庁

A sequence control algorithm judges erasure of the unarrived packet when the packets of a sequence number larger than the expected_-seqno arrived from all the transmission lines A, B and C, and a transfer process of the packet in the buffer is advanced.例文帳に追加

順序制御アルゴリズムは、すべての伝送路Ａ、Ｂ、Ｃから ｅｘｐｅｃｔｅｄ＿ｓｅｑｎｏ より大きいシーケンス番号のパケットが到着したときに未到着パケットの消失を判断し、バッファ内のパケットの転送処理を進める。 - 特許庁

At the time of receiving a request for a resource file from a browser part 1604, an access control part 1605 specifies a reading unit to which the resource file is belonging by referring to a resource list stored in a buffer 1602.例文帳に追加

アクセス制御部１６０５は、ブラウザ部１６０４からリソースファイルの要求を受けると、バッファ１６０２に記憶されているリソースリストを参照し、リソースファイルの属する読出単位を特定する。 - 特許庁

The temporary data replication control means 25 functions such that the master volume 21 and a buffer volume 22 established between the master volume 21 and a snapshot volume 23 maintain an identical volume image.例文帳に追加

一時データ複製制御手段２５は、マスタ・ボリューム２１と、マスタ・ボリューム２１とスナップショット・ボリューム２３との間に構築したバッファ・ボリューム２２とが、同一のボリューム・イメージを維持するように機能する。 - 特許庁

At this time, a plurality of buffer memories constituted as FIFO memories is provided and the load of the interface of a transmission-side control unit is lightened by shifting the data to be transmitted at every fetching operation.例文帳に追加

その際、ＦＩＦＯメモリとして構成された複数のバッファメモリが設けられ、送信すべきデータが１回のフェッチごとにシフトされ、送信側の制御ユニットのインタフェースの負荷が軽減される。 - 特許庁

Corresponding to the number of originals decided by the original number decision part 9, a storage control means 81 determines the number of originals to pre-read and stores picture data for a pre-read quantity in a code data buffer 4.例文帳に追加

蓄積制御手段８１は、原稿枚数判定部９で判定された原稿枚数に応じて原稿の先読み枚数を決定し、先読み量の画データを符号データバッファ４に蓄積させる。 - 特許庁

To provide an easy-to-use apparatus to condense a hyperpolarization xenon gas from a gas mixture containing a buffer gas and the hyperpolarization xenon gas, which can control the reduction in polarizability of the hyperpolarization xenon gas.例文帳に追加

緩衝用ガスと過分極キセノンガスを含むガス混合物から過分極キセノンガスを濃縮するための簡便な装置であって、過分極キセノンガスの分極率の低下を抑制し得る装置を提供する。 - 特許庁

A printer control part 30 is provided with a data buffer 34 for holding one part of received printing instructions and a data analytic part 33 capable of judging the regularity of data held there.例文帳に追加

プリンタ制御部３０には、受信した印刷命令の一部分を保持しておくためのデータバッファ３４と、そこに保持されたデータの正当性を判断可能なデータ解析部３３とが備えられる。 - 特許庁

A transfer data control table 112 comprises, for controlling distributed messages, a group ID of a message, a terminal of connection destination, a counter for storing the number of unidentified reaches, and the pointer of a main buffer 122.例文帳に追加

転送データ管理テーブル１１２は、流通しているメッセージの管理を目的に、メッセージのグループＩＤ、接続先端末、到達未確認数を格納するためのカウンタ、メインバッファ１２２のポインタを有する。 - 特許庁

In a transfer-source device 20, a master read control part 11 inputs pieces of data stored in successive addresses areas following a 1st address at a burst and the data are stored in a buffer memory 13.例文帳に追加

転送元デバイス２０において第１アドレス値以降の連続するアドレス領域に記憶されている各データは、マスタリード制御部１１によりバースト入力され、バッファメモリ１３に格納される。 - 特許庁

The controllable current source is regulated by this control signal, and the output impedance of the buffer can be matched with the characteristic impedance of the transmission line connected to the secondary coil of the transformer.例文帳に追加

調節可能な電流源を該調節信号で操作することによって、バッファの出力インピーダンスを変圧器二次コイルへ接続している伝送線の特性インピーダンスと整合させることが可能である。 - 特許庁

The overheat preventing circuit 6 outputs a signal for transmitting or stopping an output signal of a test current to a control circuit 1 in rsponse to a thermo-sensed condition in a radiator or a current buffer circuit.例文帳に追加

放熱器または電流バッファ回路の感温状態に応じて、制御回路１に対して試験電流の出力信号を送信あるいは停止するための信号を過熱防止回路は出力する。 - 特許庁

A control unit 204 monitors the quantity of data stored in the receiving buffer 203, and conducts a thinning correction or the permission or indication of an interpolating correction by the change of the quantity of data stored.例文帳に追加

制御部２０４は、受信バッファ２０３が蓄積しているデータ蓄積量を監視して、そのデータ蓄積量の変化によって、間引き補正あるいは補間補正の許可あるいは指示を行う。 - 特許庁

The output of the buffer circuit 21 is inputted to an input port circuit 5 so as to be used for control performed by the CPU 6A, and taken off as an inspection signal from a signal terminal fitting area 22.例文帳に追加

このバッファ回路２１の出力は、入力ポート回路５へ入力されＣＰＵ６Ａによる制御に用いられるとともに、信号端子取付領域２２から検査用信号として取り出される。 - 特許庁

A reference clock signal clkin11 is inputted to a timing control circuit SMDF11, which generates an internal clock dclk11 by using the signal clkin11 and an external clock clkout11 generated through a buffer circuit BUF11.例文帳に追加

タイミング制御回路（ＳＭＤＦ１１）には基準クロック信号（clkin１１）が入力され、これを用いて内部クロック（dclk１１）を生成し、バッファ回路（ＢＵＦ１１）を通して外部クロック（clkout１１）を生成する。 - 特許庁

The operational amplifier 82-4 acts as a PMOS buffer type amplifier when a comparison signal of the comparator 90 inputted to a control terminal SI is "L", and acts as a push-pull type amplifier when the comparison signal is "H".例文帳に追加

オペアンプ８２−４は、制御端子ＳＩに入力されるコンパレータ９０の比較信号が“Ｌ”の時に、PMOSバッファ型アンプとして動作し、比較信号が“Ｈ”の時に、プッシュプル型アンプとして動作する。 - 特許庁

Then, a control means is provided for supplying the sheet which is held in the buffer tray 54 to the post-processing section following a normal sheet when the suitable normal sheet is supplied again to the sheet discriminating path P1.例文帳に追加

そして、シート判別経路Ｐ１に適正な正常シートが再給送されたとき、この正常シートに続いてバッファトレイ５４に滞留されているシートを後処理部に給送する制御手段を設ける。 - 特許庁

Thereafter, by controlling the read pointer of the buffer 26 controlled by a read control part 29, the reaction generation part 30 restarts the output of the synthetic voice from the point at which the output is stopped.例文帳に追加

その後、反応生成部３０は、読み出し制御部２９が制御するバッファ２６の読み出しポインタを制御することにより、合成音の出力を、その出力が停止された時点から再開させる。 - 特許庁

A downstream device monitor part 12 monitors the operation state of a downstream device 60, and informs the feed cycle control part 13 of the state and also sends a collection indication for a work having been processed to the downstream buffer 50.例文帳に追加

また、下流装置監視部１２により下流装置６０の稼働状態を監視し、投入サイクル制御部１３にその状態を通知するとともに、下流バッファ５０に加工済の回収指示を出す。 - 特許庁

When the data remaining in the buffer memory become the predetermined volume or less, the disk motor speed suitable to set sound level (S8) is calculated to control the speed as calculated (S9).例文帳に追加

バッファメモリのデータの残量が所定量以下になると、音声出力の設定レベルに対応したディスクモータの回転速度を算出（Ｓ８）し、算出した値にディスクモータの回転速度を制御（Ｓ９）する。 - 特許庁

The raw data buffer board 11 performs control so that the raw data of which the buffering is performed may not be transferred to the raw data collecting section 12 when the irregular synchronizing interval is detected by the electrocardiogram synchronizing section 5.例文帳に追加

生データバッファ基板１１は、心電同期部５によって不正な同期間隔が検出されると、バッファリングされている生データが生データ収集部１２に転送されないように制御する。 - 特許庁

Also, an output buffer circuit for outputting signals from a main board to a performance control board is constituted of a unidirectional circuit which makes the signals pass through only in a direction toward a centralized relay board.例文帳に追加

また、主基板からの信号を演出制御基板に出力する出力バッファ回路が、集中中継基板に向かう方向にしか信号を通過させない単方向性回路で構成される。 - 特許庁

Each clamp circuit contains a selectable delay stage coupled with the output of the buffer 10, a current regulator which is controlled by the delay stage, and a clamp device coupled with the control node of the connected output transistor.例文帳に追加

それぞれのクランプ回路は、バッファの出力に結合された選択可能な遅延段と、遅延段に制御される電流調整器と、出力トランジスタの制御ノードに結合されたクランプ・デバイスとを含む。 - 特許庁

The second glass pipe becomes a buffer pipe which intercepts the heat from the first glass pipe and can control the temperature of the fluid delivery side to a low level, because of being made from glass and hardly transmitting the heat.例文帳に追加

この第２のガラス管は、第１のガラス管からの熱を遮断するバッファ管となり、第２のガラス管の材質がガラスであるので、熱は伝わり難く、その送出側の温度を低く抑えることができる。 - 特許庁

An AlN buffer layer 102, an undoped GaN layer 103, an undoped AlGaN layer 104, a p-type control layer 105, and a p-type contact layer 106 are sequentially formed on a sapphire substrate 101 in this order.例文帳に追加

サファイア基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型コントロール層１０５、ｐ型コンタクト層１０６がこの順に形成されている。 - 特許庁

By managing the data needed to be held in the poststage buffer 4, an access control part 6 controls data writing by the correction processing part 3 and data reading by the compression processing part 5.例文帳に追加

アクセス制御部６は、後段バッファ４に保持しておく必要があるデータを管理することによって、補正処理部３によるデータ書き込みと、圧縮処理部５によるデータ読み出しとを制御する。 - 特許庁

At the time of read-out in a normal mode, real data RD1 and RD2 given in parallel are transmitted to an output buffer circuit synchronizing with PS conversion control signals PSCLK 1, PSCLK2, respectively.例文帳に追加

通常モードのリード時には、パラレルに与えられるリアル・データＲＤ１、ＲＤ２をそれぞれＰＳ変換制御信号ＰＳＣＬＫ１、ＰＳＣＬＫ２に同期させて出力バッファ回路に伝送する。 - 特許庁

A priority control section 210 selects ATM cells with the highest priority level among cells in each internal buffer and selects the ATM cell with the highest priority level among the selected ATM cells as a transmission object ATM cell.例文帳に追加

優先制御部２１０は、各内部バッファから最も優先レベルの高いＡＴＭセルを選択し、さらにその中から最も優先レベルの高いＡＴＭセルを送信対象ＡＴＭセルに選択する。 - 特許庁

Data size of data to be transferred by a direct memory access control circuit which performs unit data transfer using a data buffer, coincides with the predetermined data size of the unit block information in the cache memory.例文帳に追加

データバッファを用いてユニットデータ転送を行うダイレクト・メモリ・アクセス制御回路は、転送されるべきデータのデータサイズと上記キャッシュメモリ内の上記ユニットブロック情報の上記所定のデータサイズと一致する。 - 特許庁

A DMA control circuit 28 continuously reads user information stored in the buffer memory 23, assigns the user information as data (body portion) of the UDP packet and outputs the data from the UDP transmission unit 30.例文帳に追加

それに続いて、ＤＭＡ制御回路２８は、バッファメモリ２３に蓄えられているユーザ情報を読み出し、ＵＤＰパケットのデータ（ボディ部）として割り当ててＵＤＰ送信部３０から出力する。 - 特許庁

A second holding state acquisition means 1c acquires the second holding state of the buffer 2a from the output state of the data of a data output means 1a and the credit information of the data from a switch control unit 2.例文帳に追加

第２の保持状況取得手段１ｃは、データ出力手段１ａのデータの出力状況、スイッチ制御部２からのデータのクレジット情報から、バッファ２ａの第２の保持状況を取得する。 - 特許庁

To provide an output buffer capability control circuit which can eliminate small characteristic deviation or the like liable to occur when a semiconductor is manufactured and when a device is used and in which power consumption is also small.例文帳に追加

半導体製造時や装置使用時に生じがちな微細な特性ズレ等をソフトウェア変更により解決可能で、電力消費も少ない出力バッファ能力制御回路を提供する。 - 特許庁

The line buffer memory group 226 is utilized to control the data delay quantity in order to form images of individual light beams emitted from the VCSELs 380a on one line parallel with the sub-scanning direction on a scanned surface.例文帳に追加

ラインバッファメモリ群226 は、VCSEL380a から発せられた個々の光ビームを被走査面上の副走査方向に平行な同一の直線上に結像させるために、データ遅延量を制御するために利用される。 - 特許庁

To provide an optical disk recording system for minimizing time required for data transfer by performing optimal transfer control, corresponding to the number of empty blocks in a buffer memory in an optical disk recorder.例文帳に追加

光ディスク記録装置において、バッファメモリ内の空きブロック数に応じた最適な転送制御を行い、データ転送に要する時間を最小限にする光ディスク記録システムを実現すること。 - 特許庁