「buffer control」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

In the case that the mode is selected, after starting compression encoding of the images of the first page, a control part 22 activates an IOT 20 before confirming that the compressed result can be settled in the buffer 14, makes an image expansion part 18 start expansion decoding and makes the IOT 20 start image formation.例文帳に追加

このモードが選択された場合、制御部２２は１ページ目の画像の圧縮符号化を開始した後、その圧縮結果がバッファ１４に収まることを確認する前に、ＩＯＴ２０を起動し、画像伸長部１８に伸長復号処理を開始させ、ＩＯＴ２０に画像形成を開始させる。 - 特許庁

To provide an interface controller, a read access control method, and an information processor having the interface controller capable of memory read access avoiding an overflow of a receiving buffer, while maintaining versatility as the processor without applying a load to an issuer of a read request.例文帳に追加

リードリクエストの発行者に負荷を与えることなく、かつ、装置としての汎用性を維持するとともに、受信バッファのオーバーフローを回避したメモリリードアクセスを可能とするインタフェースコントローラ、リードアクセス制御方法及び該インタフェースコントローラを備える情報処理装置を提供することである。 - 特許庁

An address pointer control means 7 defines data scheduled to be recorded in the defective sector as alternation waiting data, manages the storage position of the alternation waiting data on the data buffer 1 and controls recording of the alternation waiting data into the auxiliary sector in the process of continuous data recording operation to the rotary medium.例文帳に追加

アドレスポインタ制御手段７は、欠陥セクタに記録予定のデータを交代待ちデータとし、交替待ちデータのデータバッファ１上の格納位置を管理し、回転媒体に対する連続したデータ記録動作の過程で、予備セクタへの交代待ちデータの記録を制御する。 - 特許庁

The virtual output queue controller 200 in the input buffer type switch in the virtual output queue is provided with a class band managing part 201 for CBR class and a connection request generating part 202 to make a connection request to a switch scheduler capable of performing three stages of priority control.例文帳に追加

仮想出力キュー方式の入力バッファ型スイッチにおける仮想出力キュー制御装置２００は、ＣＢＲクラス用のクラス帯域管理部２０１と、三段階の優先制御を実行可能なスイッチスケジューラに対して接続要求を行う接続要求生成部２０２と、を備えている。 - 特許庁

A control section 106 detects a generated code quantity of a frame that is coded and stored in a buffer 105 and a switching signal to select a frame size of the frame to be encoded to make the generated code quantity of the encoded frames within a prescribed range is outputted to a frame magnification section 103.例文帳に追加

制御部１０６により、符号化されてバッファ１０５に保持されたフレームの発生符号量が検出され、その後に符号化すべきフレームの発生符号量を一定範囲内にするように、符号化すべきフレームのフレームサイズを切り換える切換信号がフレーム変倍部１０３に出力される。 - 特許庁

In the data transfer rate measuring section A, an average value of a transfer rate of a decided fixed time is measured, at the same time a compensation value in which the quantity of write-data left in the data buffer is included, is transmitted periodically to a spindle number of revolution control section B as a transfer rate average value in a real time.例文帳に追加

データ転送レート計測部Ａでは、ある決められた一定時間の転送レートの平均値を計測すると同時に、データバッファ内に残っているライトデータの量も加味した補正値を周期的に転送レート平均値として、スピンドル回転数制御部Ｂにリアルタイムに伝える。 - 特許庁

The control unit 10 classifies conveyance operations of the conveying robot 12 at the time of conveying a substrate 90 between a coater developer device 20 and an exposure device 30 into one operation (first operation) which conveys the substrate 90 from the coater developer device 20 to the buffer 11, and the other operation (second operation).例文帳に追加

制御部１０は、コータ・デベロッパ装置２０と露光装置３０との間で基板９０を搬送する際の搬送ロボット１２の搬送動作を、コータ・デベロッパ装置２０からバッファ１１に基板９０を搬送する動作（第１動作）と、それ以外の動作（第２動作）とに分類する。 - 特許庁

When receiving an on signal form a still image recording button 15 a during recording period of moving image, a control core circuit 14 discriminates that an external device instructs still-photographing for a snap shot and the circuit 14 temporarily saves and stores image data by one frame to a storage area 7a of a frame buffer 7.例文帳に追加

動画像の記録期間中に、静止画記録ボタン１５ａからＯＮ信号が送出されると、制御コア回路１４は、スナップショットのためのスチル撮影が外部から指示されたと判断し、１フレーム分の画像データをフレームバッファ７の記録領域７ａに一時的に退避・記憶させる。 - 特許庁

The helmet provided with an airbag includes an outer helmet, an inner helmet or an existing helmet replacing an inner helmet, an impact buffer, an impact sensor, an impact transmitting means, an airbag for head protection, an airbag for shoulder-cervical vertebrae protection and a filler control module.例文帳に追加

課題を解決するための手段として、本発明では、アウターヘルメットと、インナーヘルメット、又はインナーヘルメットに代わる既存のヘルメット、衝撃緩衝装置、衝撃感知装置、衝撃を伝達する手段、頭部保護用エアバッグ、肩・頚椎保護用エアバッグ、充填物制御モジュールを有することにより可能となる。 - 特許庁

Then values in areas for first data of first - third buffers are respectively compared and at least two data out of the resulting three data coincide (S71: Yes), the coincident data are defined as first data of the normal data for control to be written into the areas for the first data of a data buffer (S72).例文帳に追加

第１〜第３バッファの各第１データ用エリアの値をそれぞれ比較し、これら３データのうち少なくとも２データが一致する場合に（Ｓ７１：Ｙｅｓ）、その一致するデータを正規の制御用データの第１データとして確定し、データバッファの第１データ用エリアへ書き込む（Ｓ７２）。 - 特許庁

The encoding control circuit 32 variably controls the quantization step of a quantization circuit 35 by the value of a VBV buffer and the target code amount.例文帳に追加

制御部３はデータ記録部１を制御して、符号化データ列Ａの符号化データ列Ｂとの接続点のピクチャを含む最後のｍ枚のピクチャの符号化データを読み出して復号化部２を通して符号化部６に入力させ、目標符号量に応じた量子化ステップで量子化後、可変長符号化させる。 - 特許庁

Then data conversion processing is conducted by interlocking the memory section 18 and the CPU 11 with each other, and the line control section 12 generates a transmission signal, on the basis of the obtained data after conversion, and this transmission signal is transmitted to a transfer destination registered in the telephone directory buffer 25.例文帳に追加

そして、メモリ部１８とＣＰＵ１１とを連係させてデータ変換処理を行い、得られた変換後のデータに基づいて回線制御部１２において、送出信号を生成し、この送出信号を電話帳バッファ２５に登録されている転送先に向けて送出する。 - 特許庁

A yarn feeding controller 31 forecasts the demanded amount of the knitting yarn 14 based on signals from a knitting controller 30, and conducts proportional-integral-derivative(PID) control over a servomotor 22 so that the position of the top side 19 of the arm targets the home position according to a tilt angle of the buffer arm 17 detected by a tilt angle sensor 27.例文帳に追加

給糸コントローラ３１は、編成コントローラ３０からの信号に基づいて、編糸１４の需要量を予測し、傾斜角センサ２７が検出するバッファ竿１７の傾斜角に応じて、先端側１９の位置が原点位置を目標とするようにサーボモータ２２をＰＩＤ制御する。 - 特許庁

The output circuit includes a main buffer circuit 1 for outputting differential output signals BP, BN according to a differential input signal DI from a pair of output terminals 31, 32, and a trimming circuit 2 for adjusting the impedances of the pair of output terminals 31, 32 according to control signals CS.例文帳に追加

本発明による出力回路は、差動入力信号ＤＩに応じた差動出力信号ＢＰ、ＢＮを出力端子対３１、３２から出力するメインバッファ回路１と、制御信号ＣＳに応じて出力端子対３１、３２のインピーダンスを調整するトリミング回路２とを具備する。 - 特許庁

To allow random access, in arbitrary timing and at an arbitrary position, to continuous data such as animation existing inside a cylinder storage when continuous data such as VOD is distributed simultaneously to a plurality of viewers, and to facilitate address control in the cylinder storage without requiring a buffer in the outside of the cylinder storage.例文帳に追加

ＶＯＤのような連続的なデータを複数の視聴者へ同時配信するときにシリンダストレージ内部にある動画像などの連続したデータに対して任意のタイミング、任意の位置にランダムアクセス可能であり、シリンダストレージ外部にバッファを必要とせず、シリンダストレージ内のアドレス管理を容易とする。 - 特許庁

In this illumination apparatus, a reading part 1a1 of a light emitting control part 1a is constituted to read light emitting pattern data of respective LEDs 13 from a corresponding table of a display pattern table 1c by referring to a table number and reading position stored in a pseudo random pattern table 1b, and to transfer the data to a buffer 1a2.例文帳に追加

発光制御部１ａの読出し部１ａ１は、擬似ランダムパターンテーブル１ｂに格納されたテーブル番号と読み出し位置を参照して、表示パターンテーブル１ｃの対応するテーブルから各ＬＥＤ１３の発光パターンデータを読出し、バッファ１ａ２に転送する。 - 特許庁

The switch control of an output switch section 29 is performed so that the signal in the pixel column outputting the signal from the output terminal next may not be output from a buffer amplifier 30, until an effective pixel period in the pixel column outputting the signal from the output terminal first is completed.例文帳に追加

そして、先に出力端子から信号を出力する画素列における有効画素期間が終了するまでは、次に出力端子から信号を出力する画素列における信号がバッファアンプ３０から出力されないように出力切換部２９のスイッチ制御を行う。 - 特許庁

An STC control unit 21 extracts the value of the system clock added in the buffer and a predetermined clock reference value from the packet sent from a TS packet input unit 4, compares these values and corrects the system clock reproduced in the STC reproducing unit 10 in accordance with a difference thereof.例文帳に追加

ＳＴＣ制御部２１は、ＴＳパケット入力部４から送られてくるパケットから、上記バッファにおいて付加されたシステムクロックの値と所定のクロック基準値とを取り出して比較し、その差に応じてＳＴＣ再生部１０で再生されるシステムクロックを補正する。 - 特許庁

Each formatter 105 multiplexes the replaced PID in place of the original PID on each TS from the input buffer 13, a changeover device 107 selects an output of each formatter 105 and prescribed control information to apply time division multiplex them and to provide an output of the result as a new TS.例文帳に追加

各フォーマッタ１０５は、入力バッファ１３からの各ＴＳに上記付け替え後のＰＩＤを元のＰＩＤに代えて多重し、切り替え器１０７は、各フォーマッタ１０５の出力と所定の制御情報とを切り替えて時分割多重し、新たな一つのＴＳとして出力する。 - 特許庁

The nitride semiconductor device comprises a buffer layer 102, an underlayer 103, a first semiconductor layer 104, a second semiconductor layer 105, a control layer 106, and a contact layer 107, which are sequentially formed on a substrate 101 made of sapphire and are composed of a nitride semiconductor, respectively.例文帳に追加

窒化物半導体装置は、サファイアからなる基板１０１上に順次形成され、それぞれ窒化物半導体からなる、バッファ層１０２と、下地層１０３と、第１の半導体層１０４と、第２の半導体層１０５と、コントロール層１０６と、コンタクト層１０７とを備えている。 - 特許庁

If a forenotice performance command stored in an output buffer is a command for specifying a performance content of a premium forenotice performance (in a case where a determination result of a step S12 is affirmative) when executing a jackpot forenotice performance, a general control CPU executes a prohibition process (a step S13).例文帳に追加

統括制御用ＣＰＵは、大当り予告演出を実行させるに際し、出力バッファに格納されている予告演出コマンドがプレミアム予告演出の演出内容を特定するコマンドである場合（ステップＳ１２の判定結果が肯定の場合）、禁則処理（ステップＳ１３）を行うようにした。 - 特許庁

In this control, a color code, the number of semitransparency, and picture data of a background to be displayed are at least stored in the display buffer based on the display order from a background screen displayed at the most inner part at the time of plotting to picture data of a graphic displayed at the most this side.例文帳に追加

この管理は、描画の際に１番奥に表示される背景面から１番手前に表示される図形の画像データに至る表示順位に基づき、表示バッファへは、色コードと、半透明数と、表示する背景面の画像データとを少なくとも格納する。 - 特許庁

A control unit 4 controls a buffer 3 such that values to be used in a next processing cycle among a plurality of a first and second direct-current component values are made to remain on hold continuingly, and values other than those to be used are updated to new values that are generated by a processing unit 2.例文帳に追加

制御部４は、バッファに格納されている複数の第１および第２の直流成分値を、次回の処理サイクルで利用すべき値については引き続き保持し、利用すべき値以外の値については、処理部２によって生成された新たな値に更新するように、バッファ３を制御する。 - 特許庁

In a servo controller 20 to perform a bonding motion control, the command signal R(t) for a position command and a load command sent from a command generation part 22, and the feedback signal B(t) of a position signal, a load signal and a temperature signal from a bonding head 5, are stored in a buffer memory 30.例文帳に追加

ボンディング動作制御を行なうサーボコントローラ２０において、指令生成部２２から発せられた位置指令及び荷重指令の指令信号Ｒ(t)と、ボンディングヘッド５からの位置信号や荷重信号、温度信号のフィードバック信号Ｂ(t)とをバッファメモリ３０に保存する。 - 特許庁

A plurality of stages of buffers 11-15 which can selectively generate different delay values respectively are provided as buffer means provided in a voltage control oscillation circuit comprising a PLL, and a required output frequency is obtained by a combination of the delay values (td1-td5) of the buffers of the respective stages.例文帳に追加

ＰＬＬを構成する電圧制御発振回路に設けられるバッファ手段として、各々違った遅延値を選択的に発生できる複数段のバッファ１１〜１５を設け、各段バッファの遅延値（ｔｄ１〜ｔｄ５）の組み合わせにより所望の出力周波数を得るようにした。 - 特許庁

To provide an image read system, its control method, and its recording medium which generate large capacity image data and transfer it to a host device without giving a large capacity to a data buffer part of an image reader which provides the host device with image data.例文帳に追加

画像読み取りシステムにおいて、ホスト装置に画像データを提供する画像読み取り装置のデータバッファ部の大容量化を伴わずに、大容量の画像データの生成およびホスト装置への転送を可能とする画像読み取りシステムおよびその制御方法ならびにその記録媒体を提供する。 - 特許庁

When transfer of the previous data is terminated, the transmission data SD in the transmission buffer 11 is stored in a shift register 12 by a timing signal TS from a timing control part 17 and a coincidence signal EQ of the coincidence detection part 13 is given to a selector 15 as a selection signal SL from an FF 14.例文帳に追加

前データの転送が終了すると、タイミング制御部１７からのタイミング信号ＴＳで送信バッファ１１の送信データＳＤがシフトレジスタ１２に格納され、一致検出部１３の一致信号ＥＱがＦＦ１４から選択信号ＳＬとしてセレクタ１５に与えられる。 - 特許庁

Buffer parts 13, 23, 33, and 43 are provided in devices 1, 2, 3, and connected to a LAN 10, and a device on the transmission side and a device on the reception side manage the quantities of the data stored in the buffers respectively and control mutual communication and processing of themselves and each other in accordance with a communication condition.例文帳に追加

ＬＡＮ１０に接続される各装置１、２、３、４の内部にバッファ部１３、２３、３３、４３を設け、送信側の装置及び受信側の装置それぞれがバッファのデータ蓄積量を管理して、通信状況に応じて相互に通信及び自他の処理を制御する。 - 特許庁

The vibration control reinforcing device 10 is composed of a rectangular frame body 2 with at least upper and lower frame sides 21, 22 fixed to upper and lower horizontal members 12, 13 respectively, and a buffer body 5 disposed within the frame body 2 and provided with a plurality of wood members lined up in a relatively displaceable manner.例文帳に追加

少なくとも上下の枠辺２１、２２が構造物１の上下の横架材１２、１３にそれぞれ固定される矩形の枠体２と、この枠体２内に配設され、複数の木質部材を互いに相対変位可能に並列させた緩衝体５と、から制振補強装置１０を構成した。 - 特許庁

The controller 90 determines whether test writing has successfully completed or not, and if successful, transmits a control signal to a spiral driving motor 31 to rotationally drive a first spiral 23a together with a second spiral 23b, and starts transfer of the waste toner from the buffer container 20 to the toner container 5.例文帳に追加

制御部９０は書き込みテストが正しく成功したか否かを判断し、成功の場合はスパイラル駆動モータ３１に制御信号を送信し、第１スパイラル２３ａと共に第２スパイラル２３ｂを回転駆動し、バッファ容器２０からトナーコンテナ５への廃トナーの移送を開始する。 - 特許庁

The control device, when the target value I_CMD is in a regenerative charging state, makes increase power generation of the fuel cell by decreasing the command value I_REF in the prescribed percentage eduction to make treat surplus hydrogen, and makes store electric power generated when the surplus hydrogen is treated in the electric energy buffer.例文帳に追加

前記制御装置は、目標値Ｉ_ＣＭＤが回生充電状態である場合に、指令値Ｉ_ＲＥＦを所定の減少率で低下させることで燃料電池に多く発電させて余剰水素を処理させ、余剰水素を処理した際の発電電力を電気エネルギバッファに蓄電させる。 - 特許庁

When the reproduction data of the storage device (15) is compressed data, the compressed data is temporarily stored in a RAM (12), decoded by a decoder (14), a PCM data piece is isolated, and the data piece is supplied to a PCM data buffer formed on a RAM (9) via a reproduction control microcomputer (7).例文帳に追加

記憶装置（１５）の再生データが圧縮データの場合は、ＲＡＭ（１２）に一時記憶した後に、デコーダ（１４）でデコードしてＰＣＭデータ断片を切り出し、再生制御マイコン（７）を経由して、ＲＡＭ（９）上に構成するＰＣＭデータバッファに同データ断片を供給する。 - 特許庁

A video data control means 16 receive video data stored in a video data temporary buffer 15 in variable collecting cycles based upon a plant state, stores the data in a video data time-series file 17, and stores video data in an event in a video data event occurrence time file 18.例文帳に追加

映像データ制御手段１６は、映像データ一時バッファ１５に格納された映像データをプラント状態により収集周期を可変して取り込み、映像データ時系列ファイル１７に格納すると共に、イベント時の映像データは映像データイベント発生時ファイル１８に格納する。 - 特許庁

To provide a power supply device to an electric mobile vehicle in which the power supply to a control system is not interrupted even when the mobile vehicle enters and stops in a buffer section immediately before a junction of rails during the rail switching period, the recovery processing for re-starting the travel is easy, and the operational efficiency is not degraded.例文帳に追加

レールの切り替え期間中に、レールの分岐合流点直前のバッファ区間に、自走車が進入して停止しても制御系への給電が遮断されず、走行を再開する為の復帰処理が容易で、運用効率が低下しない電動式自走車への給電装置の提供。 - 特許庁

When a CPU receives a change instruction to change an operation mode of an A/D converter to other operation mode, the CPU stores control information corresponding to an unchanged operation mode stored in an A/D operation mode register in a buffer for A/D operation mode saving in one shot conversion processing.例文帳に追加

ＣＰＵは、Ａ／Ｄ変換器の作動モードを他の作動モードに変更する変更指令を受けると、ワンショット変換処理にて、Ａ／Ｄ作動モードレジスタに記憶された変更前の作動モードに対応する制御情報をＡ／Ｄ作動モード退避用バッファに格納する。 - 特許庁

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis.例文帳に追加

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。 - 特許庁

The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.例文帳に追加

ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

A switching request signal of a reading frequency is outputted from a CPU interface control part 20, a switching response signal synchronized with a display frame signal is outputted to the medium control part 11 in response to the switching request signal, accordingly reading from the buffer 11A and switching of the frequency are performed, thus DMA transfer of the image information is performed synchronized with display timing and successful display is performed.例文帳に追加

ＣＰＵインターフェイス制御部２０からは読み出し周波数の切換要求信号が出力され、これに応答して表示フレーム信号に同期した切換応答信号が媒体制御部１１に出力され、これによってバッファ１１Ａからの読み出しと周波数の切換が行われるので、画像情報は表示タイミングに同期してＤＭＡ転送でき、良好な表示がなされる。 - 特許庁

A communication control part 10 records the written received data in the written received data area when written received data received via a network are accumulated in a packet buffer 7 and when a descriptor corresponding to a written received data area shows that recording is attainable; and when the descriptor shows that the recording is unattainable, the communication control part outputs an interruption signal.例文帳に追加

通信制御部１０は、ネットワークを介して受信された書き込み受信データがパケットバッファ７に蓄積された場合で、書き込み受信データ領域に対応するディスクリプタが記録可能を示しているときにその書き込み受信データ領域にその書き込み受信データを記録し、そのディスクリプタが記録不可能を示しているときに割り込み信号を出力する。 - 特許庁

Control voltage VCSM for adjusting current of the current source of the output buffer circuit and control voltage VCSB for adjusting current of the current source of a bias circuit 20 are switched to a first value for outputting predetermined current when the transmission enable signal is on, and switched to a second value for supplying current less than the predetermined current or completely intercepting the current when the transmission enable signal is off.例文帳に追加

出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Ｍｏｕｔに繋がる最終段のバッファＢＦＯと上記バッファＢＦ−Ａ〜−Ｃの各伝達経路との間に上記センサ選択の出力切換えスイッチＳＷが設けられ、センサ選択制御回路ＳＳＣの制御により各センサのうちの一つを選択し、その出力データが出力端子Ｍｏｕｔで得られるようになっている。 - 特許庁

The control circuits 4 and 5 control the input signals to the pre-buffers 2 and 3 so that the signals that the pre-buffers 2 and 3 output to the output-stage buffer 1 gently vary at the start of the variation of the input signals and also speedily vary a specified time after the start of variation of the input signals.例文帳に追加

制御回路４、５は、入力信号の遷移開始時には、プリバッファ２、３が出力段バッファ１へ出力する信号を緩やかに遷移させ、入力信号の遷移開始時から所定の時間経過後には、プリバッファ２、３が出力段バッファ１へ出力する信号を速やかに遷移させるように、プリバッファ２、３への入力信号を制御するようになっている。 - 特許庁

An output circuit includes: an NMOS transistor 15 of an output buffer 8, a transistor on drive circuit 51 configured to turn on the transistor 15; a switchable current source 52 configured to turn off the transistor 15; and a drive control circuit 50 configured to control the transistor on drive circuit 51 and the switchable current source 52 respectively.例文帳に追加

出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。 - 特許庁

The control circuit 14 controls the buffer circuits 11, 12 so that the control circuit 14 prolongs the leading time of a leading signal or shortens the trailing time of a trailing signal when the signal CU is at the H level, and shortens the leading time of the leading signal or prolongs the trailing time of the trailing signal when the signal CD is at the H level.例文帳に追加

制御回路１４は、信号ＣＵがＨである場合に、立ち上りとなる信号の立ち上り時間を長くするか、または立ち下りとなる信号の立ち下り時間を短くし、信号ＣＤがＨである場合に、立ち上りとなる信号の立ち上り時間を短くするか、または立ち下りとなる信号の立ち下り時間を長くするようにバッファ回路１１、１２を制御する - 特許庁