「buffer control」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

The video recorder is configured such that a 1st storage reproduction device 14, a 2nd storage reproduction device 17, a buffer memory 15, an encoder 11, a decoder 16, and a microcomputer 300 are connected to a bridge 12 and a mixing device 100 and a switcher 400 freely control an input/output of the encoder 11 and the decoder 16.例文帳に追加

ブリッジ１２に対して第1の記憶再生装置１４、第2の記憶再生措置１７、バッファメモリ１５、エンコーダ１１、デコーダ１６マイクロコンピュータ３００を接続し、ミキシング装置１００とスイッチャ−４００により、エンコーダ１１、デコーダ１６の入出力を自在に制御する構成である。 - 特許庁

The imaging apparatus then includes a change amount extraction means for extracting a change amount by comparing image data of different imaging timings stored in the frame buffer 4, and a clock control means for controlling a cycle for the CCD 1 to convert an optical image into an electric signal in accordance with the change amount.例文帳に追加

そして、フレームバッファ４に記憶した撮像時期の異なる画像データを比較して変化量を抽出する変化量抽出手段と、前記変化量に従ってＣＣＤ１が光学像を電気信号に変換する周期を制御するクロック制御手段と、を有している。 - 特許庁

When a data signal DT is output by designating an address "X" with the use of an address signal AD, the data signal DT is held in a transmission buffer 14 at the timing of a writing control signal WT, a "0" signal ADY is held in an FF 15, and a selection signal SL is made to be "0".例文帳に追加

アドレス信号ＡＤでアドレス“Ｘ”を指定してデータ信号ＤＴを出力すると、書き込み制御信号ＷＴのタイミングで送信バッファ１４にデータ信号ＤＴが保持されると共に、ＦＦ１５には“０”の信号ＡＤＹが保持され、選択信号ＳＬは“０”となる。 - 特許庁

By referring to information which is managed by the originating MAC address information acquisition unit 102, a frame to be transmitted for each originating MAC address is determined one by one sequentially by a transmission control determination unit 105, and the frame held by the buffer 104 is transmitted sequentially one by one for each terminal.例文帳に追加

送信制御判定部１０５が、発信元ＭＡＣアドレス情報取得部１０２が管理する情報を参照して、送信するフレームを発信元ＭＡＣアドレスごとに１フレームずつ順次決定することにより、バッファ１０４に保持したフレームを端末ごとに１フレームずつ順次送信する。 - 特許庁

A priority logic 731 specifies units, having unprocessed requests, according to a Queue exist signal outputted from a queue control part 712 in each of the queue buffer parts 711, and selects a unit, from which a request is to be selected, among the units according to a rule effective at that time.例文帳に追加

プライオリティ・ロジック７３１は、各キューバッファ部７１１のキュー制御部７１２から出力されるQueue exist信号により、未処理のリクエストが存在するユニットを特定し、そのユニットのなかでリクエストを選択すべきユニットを、そのときに有効としている規則に従って選択する。 - 特許庁

A mobile phone is equipped with a control means CPU 10 which uses a pair of storage sections RAM (2) and RAM (3) for music reproduction alternately as a buffer for music reproduction and successively reproduces a plurality of divided music data constituting one piece of music of music data distributed from either the base station or the Internet.例文帳に追加

一対の音楽再生用記憶部ＲＡＭ(２)，ＲＡＭ(３)を交互に音楽再生用のバッファに用い、基地局又はインターネットのいずれか一方から配信された音楽データ一曲を構成する複数の分割音楽データを連続再生する制御手段ＣＰＵ１０を備える。 - 特許庁

A control part 22 issues by banks READ command for reading data recorded on a hard disk 30 out to one bank of a buffer memory 15 and a WRITE command for wiring data to the hard disk 30 by reading the data read out to the one bank, so that the data are rerecorded.例文帳に追加

ハードディスク３０に記録されているデータをバッファメモリ１５の１つのバンクに読み出すＲＥＡＤコマンド、および１つのバンクに読み出されたデータを用いてハードディスク３０へのデータの書き込みを行うＷＲＩＴＥコマンドをバンク毎に制御部２２から発行して、データの再記録処理を行う。 - 特許庁

When the number of precincts accumulated in a buffer exceeds a predetermined threshold, an output forbidding unit 285 performs bank-over control in response to notice from a number-of-precincts confirmation unit 284 to forbid output of encoded data of the precinct right after a precinct being currently output.例文帳に追加

バッファに蓄積されているプレシンクトの数が所定の閾値を越えた場合、出力禁止部２８５は、プレシンクト数判定部２８４からの通知に基づいて、バンクオーバ制御を行い、現在出力中のプレシンクトの次のプレシンクトであるプレシンクトの符号化データの出力を禁止させる。 - 特許庁

To provide a moving image decoder which has a new frame interval control means that extends a virtual reception buffer model to a variable frame rate so as to make display delay and unnaturalness of a motion smaller by controlling a display interval of a decoding picture frame so that a sum of squares of a transmission delay amount and a frame display interval differential becomes minimum.例文帳に追加

符号化された動画像データを復号及び表示する動画像デコーダにおいて、表示遅延と動きの不自然さとを共に小さくするために、仮想受信バッファモデルを可変フレームレートに拡張した、新たなフレーム間隔制御手段を有するデコーダを提供する。 - 特許庁

In an image processing process DP, image processing is applied to image pickup data DT1 based on a command to be input from the CIF1, and result data DT3 configured of information beneficial for the control of a robot are generated, stored in a result data buffer DB3, and output to the CIF1.例文帳に追加

画像処理プロセスＤＰはＣＩＦ１から入力される指令に基づいて撮像データＤＴ１を画像処理し、ロボットの制御に有益な情報からなる結果データＤＴ３を生成してこれを結果データバッファＤＢ３に保存し、またＣＩＦ１に出力可能にする。 - 特許庁

Data to be stored in the memory 16 for printing is the data on illustrated image composited in the personal computer 1 and a printing processing to a sheet of recording paper is performed by transmitting the data from the memory 16 for printing to a printing control circuit by every piece of line data via a line buffer 17 in the thermal printer 3.例文帳に追加

この印刷用メモリ１６に格納されるデータは、パーソナルコンピュータ１においてイラスト画像の合成処理が行われたデータであり、サーマルプリンタ３では印刷用メモリ１６からラインバッファ１７を介して１ラインデータづつ印刷制御回路に送り、記録紙への印刷処理を行う。 - 特許庁

Besides, in the circuit 6, the connection to the side of the node 6a or 6b is changed-over in accordance with the control of a picture header detecting circuit 3 and a judging circuit 5 in the case of high-speed reproduction and the respective pictures read from the picture buffer 2 are transferred to the decoding core circuit 4, after thinning by a picture unit.例文帳に追加

また、ピクチャ廃棄回路６は、高速再生時にはピクチャヘッダ検出回路３および判定回路５の制御に従って各ノード６ａ，６ｂ側への接続が切り換えられ、ビットバッファ２から読み出された各ピクチャをピクチャ単位で間引いてデコードコア回路４へ転送する。 - 特許庁

Even if the position of a tension application roll 60 of a buffer part 200 shifts in accordance with the expansion and contraction of the continuous paper P, the position of an arm 66 is detected, and the rotating speed of a sub drive roll 61 is controlled by a control part so that the tension application roll 60 may be always positioned in a regular position.例文帳に追加

しかし、連続紙Ｐの伸縮に伴い、バッファ部２００の張力付与ロール６０の位置が変化しても、アーム６６の位置は検出され、制御部が、張力付与ロール６０を常に定位置に位置するように、サブドライブロール６１の回転数を制御する。 - 特許庁

At the time point when the recording is finished, the discrimination is made by the control means 14 whether the storage amount of the buffer 20 again reaches the data amount for one track or larger, and when it is reached, the erasure of the one track and the write-in to the erased track are carried out, while the reproduction still state is settled when not reached.例文帳に追加

その記録終了時点で制御手段１４は再びバッファ２０の蓄積量が１トラック分のデータ量以上になったかどうか判定し、なっていれば１トラックの消去とその消去したトラックへの書き込みを行い、なっていなければ、再生スチル状態とする。 - 特許庁

Then, the sheet processing device control part 501 sets/changes drive current values of sheet carrying motors (an inlet motor M2, a buffer motor M2, a delivery motor M3), a staple tolerance number of sheets, a drive current value of a staple processing motor (a clinch motor M4), and a perforating operation time or the like.例文帳に追加

次に、シート処理装置制御部５０１は、そのシート種の判別結果に基づいて、シート搬送用のモータ（入口モータＭ２、バッファモータＭ２、排紙モータＭ３等）の駆動電流値、ステイプル許容枚数、綴じ処理用のモータ（クリンチモータＭ４）の駆動電流値、穿孔動作時間等を設定・変更する。 - 特許庁

In sequential conversion control, signals of a direct system and an interpolation system are switched alternately and read from a first memory, being a mass image memory storing a plurality of image signals of the direct and interpolation systems to be held in a second memory 3 being a buffer memory (memory for double-speed conversion) for reading.例文帳に追加

順次変換制御にて、複数の直接系，補間系の画像信号を格納している大容量画像メモリである第１のメモリ1から直接系，補間系の信号を交互に切り替えて読み出し、読出し用バッファメモリ（倍速変換用メモリ）である第２のメモリ3に保持する。 - 特許庁

According to a recording command inputted to the control microcomputer 30, the CD data processing circuit 20 temporarily stores audio data subjected to EFM demodulation by an EFM demodulation part 51 into a buffer RAM 54 together with its parity and performs error correction again for the data with an error correction part 55.例文帳に追加

制御マイコン３０に入力される記録指令に基づき、ＣＤデータ処理回路２０は、ＥＦＭ復調部５１においてＥＦＭ復調したオーディオデータをそのパリティと共にバッファＲＡＭ５４に一旦記憶し、エラー訂正部５５においてこれにエラー訂正を施す。 - 特許庁

A control section 14 assigns the buffer memory used for processing to one plane (page) of image data in the case of performing the input processing of the image data from a scanner section 11 or the like or the output processing of the image data to a printer section 12 or the like, and controls the flow of the image data to be revisable for each image plane.例文帳に追加

制御部１４は、スキャナ部１１等からの画像データの入力処理や、プリンタ部１２等への画像データの出力処理を実行する際に、その処理で使用するバッファメモリを画像データの一面（ページ）ごとに割り当てて、画像データの流れを一面ごとに変更可能に制御する。 - 特許庁

The output buffer circuit 1 is also provided with a second level converter circuit 22 for outputting a signal D with the ground and the external output interface power supply potential VDH, defined as amplitude range on the basis of a control input signal C with the ground and the power supply potential VDL at the semiconductor chip core side, defined as an amplitude range.例文帳に追加

また、グランドと半導体チップコア側の電源電位ＶＤＬとを振幅範囲とする制御入力信号Ｃに基づいて、グランドと外部出力インターフェース電源電位ＶＤＨとを振幅範囲とする信号Ｄを出力する第２レベルコンバータ回路２２を備えた。 - 特許庁

The control means stores data to be transmitted into an area for a certain terminal in the buffer memory in response to the reception of the data to be transmitted to the certain terminal when the communication with the certain terminal among the plurality of wireless terminals adopts a power saving mode.例文帳に追加

その制御手段は、その複数の無線端末の中の或る端末との間の通信が省電力モードであるときに、その或る端末に送信すべきデータの受け取りに応答して、その送信すべきデータをそのバッファメモリのその或る端末用の領域に蓄積させる。 - 特許庁

A buffer control section 105 makes all the try-state buffers 104-1 to 104-n a signal output state at the time of writing data, makes only a part of (n) pieces of the try-state buffers a signal output state selectively at the time of bit processing, and makes the other try-state buffers high impedance.例文帳に追加

バッファ制御部１０５は、データの書き込み時にはトライステートバッファ１０４−１〜１０４−ｎをすべて信号出力状態にし、ビット処理時にはｎ個のトライステートバッファの一部のみを選択的に信号出力状態にして他のトライステートバッファをハイインピーダンスにする。 - 特許庁

A plurality of stages of buffers 11-15 which can selectively generate different delay values respectively are provided as buffer means provided in a voltage control oscillation circuit comprising a PLL, and a required output frequency is obtained by a combination of the delay values (td1-td5) of the buffers of the respective stages.例文帳に追加

ＰＬＬを構成する電圧制御発振回路に設けられるバッファ手段として、各々違った遅延値を選択的に発生できる複数段のバッファ１１〜１５を設け、各段バッファの遅延値（ｔｄ１〜ｔｄ５）の組み合わせにより所望の出力周波数を得るようにした。 - 特許庁

When transfer of the previous data is terminated, the transmission data SD in the transmission buffer 11 is stored in a shift register 12 by a timing signal TS from a timing control part 17 and a coincidence signal EQ of the coincidence detection part 13 is given to a selector 15 as a selection signal SL from an FF 14.例文帳に追加

前データの転送が終了すると、タイミング制御部１７からのタイミング信号ＴＳで送信バッファ１１の送信データＳＤがシフトレジスタ１２に格納され、一致検出部１３の一致信号ＥＱがＦＦ１４から選択信号ＳＬとしてセレクタ１５に与えられる。 - 特許庁

To provide an image read system, its control method, and its recording medium which generate large capacity image data and transfer it to a host device without giving a large capacity to a data buffer part of an image reader which provides the host device with image data.例文帳に追加

画像読み取りシステムにおいて、ホスト装置に画像データを提供する画像読み取り装置のデータバッファ部の大容量化を伴わずに、大容量の画像データの生成およびホスト装置への転送を可能とする画像読み取りシステムおよびその制御方法ならびにその記録媒体を提供する。 - 特許庁

Buffer parts 13, 23, 33, and 43 are provided in devices 1, 2, 3, and connected to a LAN 10, and a device on the transmission side and a device on the reception side manage the quantities of the data stored in the buffers respectively and control mutual communication and processing of themselves and each other in accordance with a communication condition.例文帳に追加

ＬＡＮ１０に接続される各装置１、２、３、４の内部にバッファ部１３、２３、３３、４３を設け、送信側の装置及び受信側の装置それぞれがバッファのデータ蓄積量を管理して、通信状況に応じて相互に通信及び自他の処理を制御する。 - 特許庁

The vibration control reinforcing device 10 is composed of a rectangular frame body 2 with at least upper and lower frame sides 21, 22 fixed to upper and lower horizontal members 12, 13 respectively, and a buffer body 5 disposed within the frame body 2 and provided with a plurality of wood members lined up in a relatively displaceable manner.例文帳に追加

少なくとも上下の枠辺２１、２２が構造物１の上下の横架材１２、１３にそれぞれ固定される矩形の枠体２と、この枠体２内に配設され、複数の木質部材を互いに相対変位可能に並列させた緩衝体５と、から制振補強装置１０を構成した。 - 特許庁

The controller 90 determines whether test writing has successfully completed or not, and if successful, transmits a control signal to a spiral driving motor 31 to rotationally drive a first spiral 23a together with a second spiral 23b, and starts transfer of the waste toner from the buffer container 20 to the toner container 5.例文帳に追加

制御部９０は書き込みテストが正しく成功したか否かを判断し、成功の場合はスパイラル駆動モータ３１に制御信号を送信し、第１スパイラル２３ａと共に第２スパイラル２３ｂを回転駆動し、バッファ容器２０からトナーコンテナ５への廃トナーの移送を開始する。 - 特許庁

The control device, when the target value I_CMD is in a regenerative charging state, makes increase power generation of the fuel cell by decreasing the command value I_REF in the prescribed percentage eduction to make treat surplus hydrogen, and makes store electric power generated when the surplus hydrogen is treated in the electric energy buffer.例文帳に追加

前記制御装置は、目標値Ｉ_ＣＭＤが回生充電状態である場合に、指令値Ｉ_ＲＥＦを所定の減少率で低下させることで燃料電池に多く発電させて余剰水素を処理させ、余剰水素を処理した際の発電電力を電気エネルギバッファに蓄電させる。 - 特許庁

When the reproduction data of the storage device (15) is compressed data, the compressed data is temporarily stored in a RAM (12), decoded by a decoder (14), a PCM data piece is isolated, and the data piece is supplied to a PCM data buffer formed on a RAM (9) via a reproduction control microcomputer (7).例文帳に追加

記憶装置（１５）の再生データが圧縮データの場合は、ＲＡＭ（１２）に一時記憶した後に、デコーダ（１４）でデコードしてＰＣＭデータ断片を切り出し、再生制御マイコン（７）を経由して、ＲＡＭ（９）上に構成するＰＣＭデータバッファに同データ断片を供給する。 - 特許庁

A video data control means 16 receive video data stored in a video data temporary buffer 15 in variable collecting cycles based upon a plant state, stores the data in a video data time-series file 17, and stores video data in an event in a video data event occurrence time file 18.例文帳に追加

映像データ制御手段１６は、映像データ一時バッファ１５に格納された映像データをプラント状態により収集周期を可変して取り込み、映像データ時系列ファイル１７に格納すると共に、イベント時の映像データは映像データイベント発生時ファイル１８に格納する。 - 特許庁

To provide a power supply device to an electric mobile vehicle in which the power supply to a control system is not interrupted even when the mobile vehicle enters and stops in a buffer section immediately before a junction of rails during the rail switching period, the recovery processing for re-starting the travel is easy, and the operational efficiency is not degraded.例文帳に追加

レールの切り替え期間中に、レールの分岐合流点直前のバッファ区間に、自走車が進入して停止しても制御系への給電が遮断されず、走行を再開する為の復帰処理が容易で、運用効率が低下しない電動式自走車への給電装置の提供。 - 特許庁

When a CPU receives a change instruction to change an operation mode of an A/D converter to other operation mode, the CPU stores control information corresponding to an unchanged operation mode stored in an A/D operation mode register in a buffer for A/D operation mode saving in one shot conversion processing.例文帳に追加

ＣＰＵは、Ａ／Ｄ変換器の作動モードを他の作動モードに変更する変更指令を受けると、ワンショット変換処理にて、Ａ／Ｄ作動モードレジスタに記憶された変更前の作動モードに対応する制御情報をＡ／Ｄ作動モード退避用バッファに格納する。 - 特許庁

A power supply becoming the reference of a load circuit is constituted of a first inverter 1 and a buffer 2 having short-circuited input and output, and a hysteresis control circuit 5 regulates the amount of shift of first and second load circuits 3 and 4 based on the output from a differential amplifier 6 thus constituting hysteresis.例文帳に追加

入出力を短絡した第１のインバータ１とバッファ２とにより負荷回路の基準となる電圧源を構成し、差動増幅器６の出力を基にヒステリシス制御回路５が第１の負荷回路３と第２の負荷回路４のシフト量を調整することによってヒステリシスを構成する。 - 特許庁

A communication control part 10 records the written received data in the written received data area when written received data received via a network are accumulated in a packet buffer 7 and when a descriptor corresponding to a written received data area shows that recording is attainable; and when the descriptor shows that the recording is unattainable, the communication control part outputs an interruption signal.例文帳に追加

通信制御部１０は、ネットワークを介して受信された書き込み受信データがパケットバッファ７に蓄積された場合で、書き込み受信データ領域に対応するディスクリプタが記録可能を示しているときにその書き込み受信データ領域にその書き込み受信データを記録し、そのディスクリプタが記録不可能を示しているときに割り込み信号を出力する。 - 特許庁

Control voltage VCSM for adjusting current of the current source of the output buffer circuit and control voltage VCSB for adjusting current of the current source of a bias circuit 20 are switched to a first value for outputting predetermined current when the transmission enable signal is on, and switched to a second value for supplying current less than the predetermined current or completely intercepting the current when the transmission enable signal is off.例文帳に追加

出力バッファ回路の電流源の電流を調整する制御電圧ＶＣＳＭとバイアス回路２０の電流源の電流を調整する制御電圧ＶＣＳＢを、送信イネーブル信号のオン時に所定の電流を出力させる第１の値に切り替え、送信イネーブル信号のオフ時に所定の電流未満の電流を流し又は完全遮断させる第２の値に切り替える。 - 特許庁

An output circuit includes: an NMOS transistor 15 of an output buffer 8, a transistor on drive circuit 51 configured to turn on the transistor 15; a switchable current source 52 configured to turn off the transistor 15; and a drive control circuit 50 configured to control the transistor on drive circuit 51 and the switchable current source 52 respectively.例文帳に追加

出力回路は、出力バッファ８のＮＭＯＳトランジスタ１５と、このトランジスタ１５をｏｎ動作させるためのトランジスタｏｎ動作駆動回路５１と、このトランジスタ１５をｏｆｆ動作させるためのＳＷ機能付電流源５２と、前記トランジスタｏｎ動作駆動回路５１と前記ＳＷ機能付電流源５２との各々を制御する駆動制御回路５０とにより構成される。 - 特許庁

The control circuit 14 controls the buffer circuits 11, 12 so that the control circuit 14 prolongs the leading time of a leading signal or shortens the trailing time of a trailing signal when the signal CU is at the H level, and shortens the leading time of the leading signal or prolongs the trailing time of the trailing signal when the signal CD is at the H level.例文帳に追加

制御回路１４は、信号ＣＵがＨである場合に、立ち上りとなる信号の立ち上り時間を長くするか、または立ち下りとなる信号の立ち下り時間を短くし、信号ＣＤがＨである場合に、立ち上りとなる信号の立ち上り時間を短くするか、または立ち下りとなる信号の立ち下り時間を長くするようにバッファ回路１１、１２を制御する - 特許庁

The CPU 1 has mutually different first and second combination CPU address lines, and by connecting the first combination CPU address line to the memory 2 via the buffer 3 and connecting the second combination CPU address line to the DSP 4, performs address control for the memory 2 and the DSP 4, thereby performing control for writing a program stored in the memory 2 into the DSP 4 via a data bus.例文帳に追加

ＣＰＵ１は、互いに異なる第１及び第２の組み合わせＣＰＵアドレス線を有し、第１の組み合わせＣＰＵアドレス線をバッファ３を介してメモリ２に接続し、第２の組み合わせＣＰＵアドレス線をＤＳＰ４に接続し、メモリ２及びＤＳＰ４に対してアドレス制御を行うことで、メモリ２に格納されているプログラムをデータバスを介してＤＳＰ４に書き込む制御を行う。 - 特許庁

The memory system is comprised of an LSI 100 for memory control having a fault diagnosis part 102 confirming a malfunction situation of the memory bus, and a transfer control part 101 carrying out allocation of packet data to memory buses other than the malfunctioning memory bus, and memory modules 200(1), 200(2), etc. having buffer ICs 202 recognizing the malfunction state of the memory bus, and carrying out allocation.例文帳に追加

メモリバスの故障状況を確認する故障診断部１０２及び故障したメモリバス以外のメモリバスに対し転送するパケットデータの割り付けを行う転送制御部１０１を有するメモリ制御用ＬＳＩ１００と、メモリバスの故障状況を認識し、前記割り付けを行うバッファＩＣ２０２を有するメモリモジュール２００（１）、（２）、…よりなるメモリシステムを構築した。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

A switching request signal of a reading frequency is outputted from a CPU interface control part 20, a switching response signal synchronized with a display frame signal is outputted to the medium control part 11 in response to the switching request signal, accordingly reading from the buffer 11A and switching of the frequency are performed, thus DMA transfer of the image information is performed synchronized with display timing and successful display is performed.例文帳に追加

ＣＰＵインターフェイス制御部２０からは読み出し周波数の切換要求信号が出力され、これに応答して表示フレーム信号に同期した切換応答信号が媒体制御部１１に出力され、これによってバッファ１１Ａからの読み出しと周波数の切換が行われるので、画像情報は表示タイミングに同期してＤＭＡ転送でき、良好な表示がなされる。 - 特許庁

An output exchange switch SW for sensor selection is provided between a buffer BFO in the final stage connected with one output terminal Mout and each transmission path of the buffers BF-A-BF-C, and one of each sensor is selected under the control of a sensor selection control circuit SSC, and the output data are obtained at the output terminal Mout.例文帳に追加

一つの出力端子Ｍｏｕｔに繋がる最終段のバッファＢＦＯと上記バッファＢＦ−Ａ〜−Ｃの各伝達経路との間に上記センサ選択の出力切換えスイッチＳＷが設けられ、センサ選択制御回路ＳＳＣの制御により各センサのうちの一つを選択し、その出力データが出力端子Ｍｏｕｔで得られるようになっている。 - 特許庁

The control circuits 4 and 5 control the input signals to the pre-buffers 2 and 3 so that the signals that the pre-buffers 2 and 3 output to the output-stage buffer 1 gently vary at the start of the variation of the input signals and also speedily vary a specified time after the start of variation of the input signals.例文帳に追加

制御回路４、５は、入力信号の遷移開始時には、プリバッファ２、３が出力段バッファ１へ出力する信号を緩やかに遷移させ、入力信号の遷移開始時から所定の時間経過後には、プリバッファ２、３が出力段バッファ１へ出力する信号を速やかに遷移させるように、プリバッファ２、３への入力信号を制御するようになっている。 - 特許庁

When a command transmitted from the host computer 220 is analyzed by a command analyzing part 303 to be an abnormality detection set value setting or reset/start command, and the abnormality detection set value setting or reset/start command is read out from a control command buffer 304 via a main control part 308, an abnormality detecting part 306 measures a passed time after that by using a timer 309.例文帳に追加

異常検出部３０６は、コマンド解析部３０３によってホストコンピュータ２２０から送信されたコマンドが異常検出設定値設定、またはリセット／スタートコマンドであると解析され、制御コマンドバッファ３０４から主制御部３０８を介して異常検出設定値設定、またはリセット／スタートコマンドが読み出された場合に、その後の経過時間をタイマー３０９を用いて計測する。 - 特許庁

The terminal device has a regenerated data buffer part 223 for buffering regenerated stream data for a predetermined amount, a regeneration resume control part for adjusting regeneration resume timing of the stream data, and a regeneration resume control part for controlling the resume of regeneration from data having a time stamp value of the identical time with data at the time of regeneration resume in the other terminal device, synchronizing with other terminal devices.例文帳に追加

再生されたストリームデータを所定量だけバッファリングする再生済データバッファ部２２３と、上記ストリームデータの再生再開タイミングを調整する再生再開制御部と、上記他の端末装置と同期して上記他の端末装置における再生再開時のデータと同一時刻のタイムスタンプ値を有するデータから再生を再開させる制御を行う再生再開制御部とを具備する端末装置。 - 特許庁