「cell bank」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The bank selector generates a bank selecting signal, and selects memory cell arrays alternately.例文帳に追加

バンクセレクタは、バンクセレクト信号を生成して、メモリセルアレイを交互に選択する。 - 特許庁

Did you cancel or close your accounts like your bank account or cell phone? 例文帳に追加

あなたは銀行口座や携帯電話の解約を行いましたか。 - Weblio Email例文集

Each memory bank includes a memory cell array provided with rows and columns.例文帳に追加

該各メモリバンクは、行と列とを備えたメモリセルアレイを含んでいる。 - 特許庁

The array comprises a first bank (N) and a second bank (N+1) of a memory cell, the first bank is separated from the second bank by one group of selection lines.例文帳に追加

アレイは、メモリセルの第１のバンク（Ｎ）及び第２のバンク（Ｎ＋１）を含み、第１のバンクは１組の選択ラインによって第２のバンクから分離されている。 - 特許庁

A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.例文帳に追加

第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁

an institution to preserve and provide cells of living things called {cell bank} 例文帳に追加

動植物の培養細胞を保存し,必要に応じて研究者に提供する機関 - EDR日英対訳辞書

The integration processing unit integrates the frequency bank signal for each range cell between scans.例文帳に追加

積分処理部は、周波数バンク信号をスキャン間でレンジセル毎に積分する。 - 特許庁

DATA OUTPUT COMPRESSION CIRCUIT FOR TESTING CELL IN BANK AND ITS METHOD例文帳に追加

バンク内のセルをテストするためのデータ出力コンプレス回路及びその方法 - 特許庁

An interleaved memory circuit includes a first memory bank having a first memory cell.例文帳に追加

インターリーブメモリ回路は、第一メモリセルを有する第一メモリバンクを備える。 - 特許庁

To achieve a semiconductor memory in which bank constitution of a memory cell array can be set optionally.例文帳に追加

メモリセルアレイのバンク構成を任意に設定することができる半導体メモリを実現する。 - 特許庁

The memory cell array 21 of each bank 15a to 15d is provided with a storing part 21a.例文帳に追加

各バンク１５ａ〜１５ｄのメモリセルアレイ２１には、記憶部２１ａが設けられている。 - 特許庁

A detector (142) detects an error in a unit of a first main storage cell pf a first bank.例文帳に追加

検出器(142)は第１のバンクの第１の主記憶セルのユニットにおけるエラーを検出する。 - 特許庁

A sense amplifier band 118 is extended in a vertical direction, along a boundary of each memory cell bank 110.例文帳に追加

感知アンプ・バンド１１８は、各メモリ・セル・バンク１１０の境界にそって、縦方向に延びる。 - 特許庁

The Doppler filter processing unit applies Doppler filter processing to the range cell signal to generate a frequency bank signal for each range cell.例文帳に追加

ドップラフィルタ処理部は、レンジセル信号に対してドップラフィルタ処理を施すことで、レンジセル毎の周波数バンク信号を生成する。 - 特許庁

To automatically measure the area and vol. of a cell even in such a case that the bank portion of the channel generating cell of a gravure printing cylinder is interrupted.例文帳に追加

グラビア印刷用シリンダのチャネル発生セルの土手の部分が途切れている場合にもセルの面積、体積を自動的に測定する。 - 特許庁

Thereby, the number of bank selection lines is decreased, a cell array is shortened in the direction of bit, and cell array area can be reduced.例文帳に追加

これにより、バンク選択線を少なくし、セルアレイをビット方向に短くし、セルアレイ面積を削減できる。 - 特許庁

A write operation from a data register into a memory cell can be performed independently for each bank, and transfer of write data from the outside to a data register of each bank can be performed even when a write operation from a data register to a memory cell is being performed in the other bank.例文帳に追加

データレジスタからメモリセルへの書込み動作が各バンク毎に独立に動作可能であり、かつ、外部から、各バンクのデータレジスタへの書込みデータの転送が、他のバンクにおいてデータレジスタからメモリセルへの書込み動作を実行中であっても可能とする。 - 特許庁

A bank leaf cell is generated, by continuously placing Y bank control circuit leaf cells and cell array leaf cells, using a first lower placement template (step ST1).例文帳に追加

第１の下位配置テンプレートを用いてバンク制御回路リーフセル及びセルアレイリーフセルをＹ個連続して配置して、バンクリーフセルを生成する（ステップＳＴ１）。 - 特許庁

An address control circuit 33 couples the input bank selection address to the in-bank address and forms a memory-cell array address designating a certain position inside the memory-cell address 21.例文帳に追加

アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 - 特許庁

In a multi-bank constituted DRAM, allotment for plural unit memory cell arrays constituting each bank is performed, by dividing the arrays into unit memory cell arrays 2 arranged at both sides of an interface circuit 1 sandwiching it between them.例文帳に追加

多バンク構成ＤＲＡＭにおいて、各バンクを構成する複数の単位メモリセルアレイの割付けを、インタフェース回路を挟んでその両側に配置される単位メモリセルアレイに分割して行う。 - 特許庁

Cell arrays CA10 to CA13 are arranged in a memory bank A in each bit and cell arrays CA20 to CA23 are similarly arranged in a memory bank correspondingly in each bit.例文帳に追加

メモリバンクＡにセルアレイＣＡ１０〜ＣＡ１３がビット毎に配置され、メモリバンクＢにセルアレイＣＡ２０〜ＣＡ２３が同様にビット毎に対応して配置されている。 - 特許庁

The cell selecting circuit selects the prescribed memory cell out of memory cell arrays selected by the bank selecting signal, and performs read-operation and write-operation for this memory cell.例文帳に追加

セル選択回路は、バンクセレクト信号により選択されたメモリセルアレイの中の所定のメモリセルを選択して、このメモリセルに対するリード動作およびライト動作を行う。 - 特許庁

Furthermore, a memory cell array is configured of an even number of sub banks so as to apply the erasing voltage pulse to one sub bank and the writing voltage pulse to another sub bank alternately.例文帳に追加

更に、メモリセルアレイを偶数のサブバンクからなる構成とし、一方のサブバンクにおける消去電圧パルスの印加と他方のサブバンクにおける書き込み電圧パルスの印加を交互に行う。 - 特許庁

In this case, the unit memory cell array constituting one bank is divided to be allotted to the same bank, by selecting cells positioned at a position being a diagonal element each other for the center of the interface circuit.例文帳に追加

このとき１個のバンクを構成する単位メモリセルアレイの分割は、インタフェース回路の中心に対して互いに対角要素の位置にあるものを選択して、同−バンクに割り付ける。 - 特許庁

Two lower bits of an address is inputted to a bank control circuit BCL and which cell array in the bank A or B uses the corresponding sense amplifier is selectively controlled.例文帳に追加

そして、アドレスの下位２ビットがバンク制御回路ＢＣＬに入力され、バンクＡとバンクＢのいずれのセルアレイがセンスアンプを用いるかを選択制御する。 - 特許庁

An application center 1 receives from a cell phone 2 electronic information on a request for main remittance from a remitter's account in bank A to a recipient's account in bank B.例文帳に追加

アグリゲーションセンタ１は、携帯電話機２からＡ銀行の振込元口座からＢ銀行の振込先口座への本振込依頼の電子情報を受信する。 - 特許庁

The data multiplexer transfers read-data from a memory cell array selected by the bank selecting signal to the input/output buffer.例文帳に追加

データマルチプレクサは、バンクセレクト信号により選択されたメモリセルアレイからのリードデータを入出力バッファに転送する。 - 特許庁

A ring-like bank part is formed above a disposition surface of a dial 8 and along the inner surface side of the inner wall surface in timepiece movement 5, a solar cell body 1 is disposed on the inner surface of the ring-like bank part, and a charging cell is charged with output increased by a booster circuit for increasing the output of the solar cell.例文帳に追加

時計ムーブメント５には文字板８の配置面より上方で且つ上記内壁面の内面側に沿ったリング状土手部を形成し、ソーラセル体１をそのリング状土手部の内面に配置し、ソーラセルの出力を昇圧回路によって昇圧した出力によって、充電用電池を充電する。 - 特許庁

Each cell array shares basically a sense amplifier column between adjacent memory cell blocks, and constitutes 2×16 non-independent banks making 8 blocks as 1 bank.例文帳に追加

各セルアレイは、基本的に隣接メモリセルブロック間でセンスアンプ列を共有して、８ブロックを１バンクとして、非独立の２×１６バンクを構成する。 - 特許庁

Each bank leaf cell and data I/O block leaf cell are rotated, in correspondence with upper placement temperature and are placed in a prescribed arrangement (step ST3).例文帳に追加

上位配置テンプレートに対応するように、各バンクリーフセル及びデータ入出力ブロックリーフセルを回転し、これらを所定の配列で配置する（ステップＳＴ３）。 - 特許庁

This device is provided with memory cell arrays 34a, 34b, a bank selector 36, a cell selecting circuit 38a, a data multiplexer 40, and an input/output buffer 42.例文帳に追加

装置は、メモリセルアレイ３４ａおよび３４ｂとバンクセレクタ３６とセル選択回路３８ａとデータマルチプレクサ４０と入出力バッファ４２とを具える。 - 特許庁

A pulse shape examination circuit group 34 performs CFAR(constant fails alarm rate) process for every bank and in the case having passed the CFAR, target judgment is conducted based on the signal of a range cell in a particular cell and the front and back of it.例文帳に追加

パルス形状検定回路群３４は、バンク毎にＣＦＡＲ処理を行い、ＣＦＡＲを通過した場合は注目セルとその前後のレンジセルの信号に基づきターゲット判定を行う。 - 特許庁

The system for the storage of a cellular material and the retrieval of genetic information includes a cell bank comprising a plurality of cell storage units for the storage of the cellular material from individual depositors.例文帳に追加

細胞材料の保管および遺伝情報の検索用システムは、個人の寄託者に由来する細胞材料を保管するための複数の細胞保管ユニットを含んでなる細胞バンクを含んでなる。 - 特許庁

Circuit blocks 24-1 and 24-2 arranged adjacent to the column decoders comprise circuits, which decode bank addresses contained in address signals and row predecoders which decode row addresses contained in address signals and output bank addresses and the predecode signals of the row addresses to memory cell array blocks.例文帳に追加

これら行デコーダに隣接配置された回路ブロック２４-1，２４-2には、アドレス信号中のバンクアドレスをデコードする回路と、アドレス信号中の列アドレスをデコードする列プリデコーダが含まれ、バンクアドレス及び列アドレスのプリデコード信号を各メモリセルアレイブロックに出力する。 - 特許庁

An intermediate stepped part 34, which is lower than a first bank 24 and a second bank 26 and higher than a deep part 32, is provided in each cell 28 on the front side in a printing direction, and thereby the change of a depth dimension in the vicinity of the banks 24 and 26 is eased.例文帳に追加

印刷方向の前方側に、セル２８の各々に第１土手２４および第２土手２６よりも低く且つ深部３２より高い中間段部３４が備えられることから、土手２４，２６近傍における深さ寸法の変化が緩和される。 - 特許庁

Using the most significant bit of a row address output from the memory controller 12, the address-generating circuit 120 generates a bank address B2 for the most significant bit required for identifying the memory cell to be accessed and outputs the generated bank address B2 to the SDRAM 110.例文帳に追加

アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足する最上位ビットのバンクアドレスＢ２を生成し、生成されたバンクアドレスＢ２をＳＤＲＡＭ１１０に出力する。 - 特許庁

To specify a plurality of rows in the same memory array bank by a single external row address regarding a semiconductor storage suited for speeding up access to a memory cell.例文帳に追加

本発明はメモリセルへのアクセスの高速化に好適な半導体記憶装置に関し、同一のメモリアレイバンク内の複数の行を、単一の外部行アドレスで指定することを目的とする。 - 特許庁

Each of a plurality of current duplication circuits corresponds to each bank, duplicates a reference current flowing through the reference cell array and generates reference voltage.例文帳に追加

複数個の電流複写回路はバンクの各々に対応し、基準セルアレイを通じて流れる基準電流を複写して基準電圧を各々発生する。 - 特許庁

To make undesired change, in read logic value for stored information, held by a nonvolatile memory cell hardly occur, even when a parallel number for the memory bank, in which operation is designated by a command, is not coincide.例文帳に追加

コマンドで動作が指定されるメモリバンクの並列数が相違しても不揮発性メモリセルが保持する記憶情報の読出し論理値に不所望な変化難くする。 - 特許庁

In each of the programmable decoders, a column of a normal memory cell of one memory bank or a memory back group is replaced by a redundant column.例文帳に追加

そしてプログラマブルデコーダの各々は、一つのメモリバンクまたはメモリバンクグループのノーマルメモリセルのカラムを冗長カラムで代替する。 - 特許庁

To realize reduction of a memory cell area and improve a read-out operation margin in a cross point memory of multi-bank system using variable resistance elements for memory cells.例文帳に追加

メモリセルに可変抵抗素子を用いたマルチバンク方式のクロスポイントメモリにおいて、メモリセル面積の縮小化を実現し、読み出し動作マージンの向上を図る。 - 特許庁

For this reason, an increase in a chip size can be suppressed without grading a current supply ability of the transistors BK1, BK2 and BK3 for bank selection and thus without reducing a reading speed from a memory cell.例文帳に追加

このため、各バンク選択用トランジスタＢK1，ＢK2，ＢK3，ＢK4の電流供給能力を損なうことなく、よってメモリセルからの読み出し速度を低下させることなく、チップサイズの増大を抑制することができる。 - 特許庁

This device has a plurality of memory banks (3, 4) which is provided with a non-volatile memory cell and which can perform memory operation independently, and a control section (5) controlling memory operation of the memory bank.例文帳に追加

不揮発性メモリセルを備え夫々独立にメモリ動作可能な複数個のメモリバンク（３，４）と、メモリバンクのメモリ動作を制御する制御部（５）を有する。 - 特許庁

To reduce the number (n) of transistors being connected in series and each deciding a resistance value in a current path and the number (m) of bank selecting lines per bit contact by changing constitution of a memory cell array in a NOR type cell for mask ROM.例文帳に追加

マスクROM用NOR型セルにおいて、メモリセルアレイの構成を変更することによって、それぞれ前記電流経路中の抵抗値を決める直列接続のトランジスターの数(n)とビットコンタクト当たりのバンク選択線の本数(m)を削減する。 - 特許庁

This cell bank system has a means 13 for keeping collected cells collected from requester 5, and a memory 11 that stores the information on the preserved each cell, wherein the information on the cells preserved and genes thereof can be accessed via internet 6.例文帳に追加

セルバンクシステムは、依頼者５から採取した細胞を保管しておく細胞保管手段１３と、保管されている細胞に関する情報が格納されているメモリ１１とを備え、インターネット６を経由して保管しておいた細胞及びその遺伝子情報を随時閲覧できる。 - 特許庁