「circuit chip」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

To provide a design device for providing a three-dimensional integrated circuit that includes a logic module chip and a memory array chip with high performance.例文帳に追加

論理モジュールチップとメモリアレイチップとから成る三次元集積回路を高性能に実現する設計装置を提供する。 - 特許庁

The pressure sensor 1 includes a pressure sensor chip 2, an integrated circuit chip 3, a package 4, and oil 5 as a pressure transmitting medium.例文帳に追加

圧力センサ１は、圧力センサチップ２と集積回路チップ３とパッケージ４と圧力伝達媒体たるオイル５とを備える。 - 特許庁

In an opening 11 of the circuit board 10, opposed connection regions 111, 112 are arranged corresponding to a chip region CHIP.例文帳に追加

回路基材１０の開口部１１にはチップ領域ＣＨＩＰに応じた対向接続領域１１１，１１２が設けられている。 - 特許庁

CHIP TYPE CAPACITOR AND METHOD OF MANUFACTURING THE SAME, AND METHOD OF SOLDERING CHIP TYPE CAPACITOR TO PRINTED CIRCUIT BOARD例文帳に追加

チップ型コンデンサおよびその製造方法、ならびに、チップ型コンデンサをプリント基板に半田付けする方法 - 特許庁

REEL PRINTED CIRCUIT BOARD FOR CHIP-ON-BOARD PACKAGE AND MANUFACTURE OF THE CHIP-ON-BOARD PACKAGE USING THE BOARD例文帳に追加

チップオンボードパッケージ用リール印刷回路基板及びそれを用いたチップオンボードパッケージの製造方法 - 特許庁

The chip is accumulated on a multiple step, the chip can be thereby mounted in the substrate with high density, and the circuit board 1 is miniaturized.例文帳に追加

チップ部品を多段に積み重ねることにより、チップ部品を基板に高密度に実装することができ、回路基板１が小型化される。 - 特許庁

To provide a mounting structure of an imaging device chip capable of simply fixing the imaging device chip on a printed circuit board and contributing to the thinning-down of camera.例文帳に追加

プリント基板に対する撮像素子チップの取付を簡単に行い、カメラの薄型化に寄与できる撮像素子チップ取付構造を提供する。 - 特許庁

When the slave chip 2 is not bonded to the master chip, the external connection pad Pex is connected to the inner circuit 25.例文帳に追加

子チップ２が親チップに接合されていないときには、外部接続用パッドＰexが内部回路２５に接続される。 - 特許庁

The chip rear is set as an upper surface and exposed, and application to a BGA(ball grid array) type chip, which is mounted on a circuit board, is suitably enabled.例文帳に追加

さらに、チップ裏面を上面にして露出させ、回路基板に搭載されるＢＧＡ(Ball Grid Array) タイプのチップなどに用いて最適である。 - 特許庁

In the sensor device 10, a seat 18 is formed on the stem 14, and a sensor chip 20 and a circuit chip 22 are mounted on the seat 18.例文帳に追加

センサ装置１０は、ステム１４上に台座１８を備え、台座１８上にセンサチップ２０と回路チップ２２を備えている。 - 特許庁

INSPECTION CHIP FOR EVALUATING JOINED QUALITY OF ELECTRONIC COMPONENT TO CIRCUIT BOARD AND TOOL AND METHOD THEREFOR USING THE CHIP例文帳に追加

回路基板に対する電子部品の接合品質評価用の検査チップとそれを用いた評価ツール及び評価方法 - 特許庁

To obtain parts (chip component holder) the circuit constant of which can be set with high accuracy and which can reduce the labor and time required at the time of exchanging a chip component for another.例文帳に追加

高精度に回路定数を設定可能で、しかも、チップ部品を交換する際の手間を削減可能な部品（チップ部品の保持具）を実現する。 - 特許庁

An IC chip configuring the circuit parts and a capacitor are fixed t a hole of a container 1 and a crystal chip 3A is set to a step difference part.例文帳に追加

容器１の穴部に回路部分を構成するＩＣチップおよびコンデンサを固着し、段部に水晶片３Ａを保持する。 - 特許庁

To provide a bare chip set by which reliability of a bare chip is efficiently and appropriately evaluated, to provide a bare chip inspection method included in the set, and to provide the bare chip or a bare chip mounting circuit board by which the inspection method is implemented.例文帳に追加

ベアチップに対して効率的かつ適切な信頼性評価を実行可能とするベアチップセットと、それに含まれるベアチップの検査方法と、さらにはその検査方法を実行可能とするベアチップまたはベアチップ搭載回路基板とを提供する。 - 特許庁

To provide a semiconductor integrated circuit device that can incorporate easily chip address data being intrinsic for a chip without providing chip selecting signal terminal having the same numbers as the number of chips, reduces the chip area, miniaturizes the chip size, shortens the manufacturing period, and reduces the manufacturing cost.例文帳に追加

チップ数と同数のチップ選択信号端子を設けることなく、チップ固有のチップアドレスデータを容易に内蔵することができて、省面積化およびコンパクト化の他、製造期間の短縮化や製造コストの削減を図る。 - 特許庁

Furthermore, in the first chip 2 and the second chip 3 having these structures, the second chip 3 is stacked on the lower layer of the first chip 2 so as to dispose the pixel-drive circuit 11 paired to the pixel 4 in the lower part of the pixel 4 formed on the first chip 2.例文帳に追加

そして、このような構成を有する第１のチップ２と第２のチップ３において、第２のチップ３は、第１のチップ２に形成された画素４の下部に、該画素に対応する画素駆動回路１１が配されるように、第１のチップ２の下層に積層されている。 - 特許庁

As shown in Figure (b), a bare chip 53 is directly packaged on a digital amplifier substrate 55 using a WL-Chip Scale Package (Wafer Level Chip Size Package), and a peripheral circuit component 54 of the bare chip 53 is packaged, and the contact terminal 57 is attached at a speaker connecting terminal.例文帳に追加

図（ｂ）に示すように、ベアチップ５３がディジタルアンプ回路基板５５の上にＷＬ−ＣＳＰ（Wafer Level Chip Size Package）によって直接実装され、ベアチップ５３の周辺回路部品５４が実装され、接触端子５７がスピーカ接続端子に取り付けられる。 - 特許庁

The MEMS chip having the movable part, and the IC chip 3 having the circuit for electrically processing the detection signal from the MEMS chip, are arranged so that the main face of the MEMS chip and the back face of the IC chip 3 face with the predetermined space, and stored in a protective case 4.例文帳に追加

可動部を有するＭＥＭＳチップと、ＭＥＭＳチップからの検出信号を電気的に処理する回路を有するＩＣチップ３とは、ＭＥＭＳチップの主面とＩＣチップ３の裏面とが所定の間隔を置いて対向するように配置され、保護ケース４内に収容されている。 - 特許庁

To provide a chip-enable signal circuit which is used in common for a device mounting (m) pieces of chip and a device mounting 2m pieces of chip and can generate a chip-enable signal without being given chip information from the outside.例文帳に追加

本発明は、ｍ個のチップを搭載する装置と２^m 個のチップを搭載する装置とに共通して用いられて、チップ情報が外部から与えられなくも、チップイネーブル信号を生成可能とするチップイネーブル信号回路の提供を目的とする。 - 特許庁

The semiconductor integrated circuit device comprises a processor chip 1, external pads 2 provided on the processor chip 1 and connected to external terminals, and function-expanding pads 3 provided on the processor chip 1 and to be connected to an SRAM chip to expand the function of the processor chip 1.例文帳に追加

プロセッサチップ１と、このプロセッサチップ１に設けられた、外部端子に接続される外部パッド２と、このプロセッサチップ１に設けられた、このプロセッサチップ１の機能を拡張するためのＳＲＡＭチップに接続される機能拡張用パッド３とを具備することを特徴としている。 - 特許庁

To provide a heating apparatus for mounting a semiconductor chip which suppresses warpage due to the difference between the thermal expansion coefficients of a circuit board and a semiconductor chip, when electrodes that the circuit board and the semiconductor chip have are electrically connected mutually in a flip-chip mounting.例文帳に追加

フリップチップ実装において、回路基板と半導体チップとが有する電極同士を電気的に接続する際に、回路基板と半導体チップとの熱膨張係数の差に起因する反りを抑制する半導体チップ実装用加熱装置を実現する。 - 特許庁

This device comprises a sensor chip 5 having a sensor part for detecting a physical quantity, a circuit chip 3 arranged in layer with the sensor chip 5 and having a circuit part acquiring the physical quantity on the basis of a signal obtained from the sensor part, and a temperature sensor 9 for detecting the temperature of the sensor chip 5.例文帳に追加

物理量を検出するためのセンサ部が形成されたセンサチップ５と、センサチップ５と積層して配置され、センサ部により得られた信号に基づいて物理量を取得する回路部が形成された回路チップ３と、センサチップ５の温度を検出するための温度センサ９とを設ける。 - 特許庁

A circuit pattern including data pads and address pads of the first ROM chip 11 and a circuit pattern of a second ROM chip are same and a back surface of the first ROM chip 11 and a back surface of the second ROM chip are made opposite so that respective center lines A are coincident each other.例文帳に追加

上記第１のＲＯＭチップ１１のデータパッドおよびアドレスパッドを含む回路パターンと第２のＲＯＭチップの回路パターンとが同一であり、第１のＲＯＭチップ１１と第２のＲＯＭチップの裏面同士を互いの中心線Ａが一致するように向き合わせる。 - 特許庁

The drive integrated circuit chip functions as a constant current output, sets the amount of a current output in each current output port of the drive integrated circuit chip by characteristics of the light-emitting diode chip whose color is different, and adjusts light emission luminance in each light-emitting diode chip, thus obtaining a specified blended effect.例文帳に追加

駆動集積回路チップは定電流出力の機能を備えるとともに、異なる色の発光ダイオードチップの特性により、駆動集積回路チップの各電流出力ポートの電流出力量を設定し、各発光ダイオードチップの発光輝度を調整して、特定の混光効果を得る。 - 特許庁

INKJET PRINTING HEAD CHIP, MANUFACTURING METHOD FOR INKJET PRINTING HEAD CHIP, CONNECTING STRUCTURE OF INKJET PRINTING HEAD CHIP AND FLEXIBLE PRINTING CIRCUIT BOARD, AND CONNECTING METHOD OF INKJET PRINTING HEAD CHIP AND FLEXIBLE PRINTING CIRCUIT BOARD例文帳に追加

インクジェット印刷ヘッドチップ、インクジェット印刷ヘッドチップの製造方法、インクジェット印刷ヘッドチップとフレキシブル印刷回路基板の接続構造、及びインクジェット印刷ヘッドチップとフレキシブル印刷回路基板の接続方法。 - 特許庁

This evaluation method is used to evaluate misalignment of a bonding which is carried out to bond an integrated circuit chip to a board (multi-chip module, dissimilar integrated circuit chip or the like) in a flip-chip connection manner, where the resistance of a fine wire resistor is evaluated, and an alignment accuracy is obtained resting on a change in resistance.例文帳に追加

本発明では、集積回路チップと基板（マルチチップモジュール、異種の集積回路チップなど）をフリップチップ接続した際のアライメントずれを評価する方法として、細線抵抗の抵抗値を評価することにより、その抵抗値の変化から、アライメント精度を求める。 - 特許庁

To provide a method for manufacturing a single side circuit board capable of manufacturing the single side circuit board with bumps for connecting a chip by slightly increasing the number of processes in the traditional board manufacturing process to eliminate the bump forming process to the chip required for a narrow-chip bonding between the chip and the board.例文帳に追加

チップと基板との狭ピッチ接合化に必要なチップへのバンプ形成工程を無くすために、従来の基板作成工程において、工程数をわずかに増やすだけで、チップ接続用バンプ付き片面回路基板の製造方法およびチップ接続用バンプ付き片面回路基板を提供する。 - 特許庁

The second semiconductor chip 20 is arranged in the recessed portion 14 of the first semiconductor chip 10 so that the upper face of the first semiconductor chip 10 with the integrated circuit 12 formed and the upper face of the second semiconductor chip 20 with the integrated circuit 22 formed may become flush.例文帳に追加

そして、集積回路１２が形成されている第１半導体チップ１０の上面と、集積回路２２が形成されている第２半導体チップ２０の上面とが同一面となるように、第２半導体チップ２０が第１半導体チップ１０の凹部１４内に配設されている。 - 特許庁

When the semiconductor chip and the circuit board are subjected to flip-chip bonding, the semiconductor chip is heated at a predetermined temperature, while the circuit board is heated such that it is thermally expanded by a substantially same amount as that of the semiconductor chip at the predetermined temperature.例文帳に追加

半導体チップと回路基板とをフリップチップ接合するに際し、前記半導体チップを所定の温度で加熱する一方、前記所定の温度に対する半導体チップの熱膨張量と略同量熱膨張するように、前記回路基板を加熱するようにした。 - 特許庁

A recessed part 5 is provided in the package 4, and another acceleration sensor chip 1 excluding an integrated circuit chip 2 having the largest size and a memory cell chip 3 are stored in the recessed part 5, and the integrated circuit chip 2 is arranged in piles relative to the acceleration sensor chip 1 and the memory cell chip 3 stored in the recessed part 5.例文帳に追加

パッケージ４に凹所５を設け、寸法が最も大きい集積回路チップ２を除く他の加速度センサチップ１並びに記憶素子チップ３を凹所５内に収納し、集積回路チップ２を凹所５内に収納した加速度センサチップ１並びに記憶素子チップ３に対して積み重ねるように配置している。 - 特許庁

A subtraction circuit 101 performs subtraction of a processing result of a main image input from a sub chip 204 to a main chip 205 and processed by a processing circuit B302 of the main chip 205 and a reference image, corresponding to the main image, input from the sub chip 204 to the main chip 205 and outputs to the sub chip 204 a differential image that is a subtraction result.例文帳に追加

減算回路１０１は、サブチップ２０４からメインチップ２０５に入力され、メインチップ２０５内の処理回路Ｂ３０２で処理された本画像の処理結果と、サブチップ２０４からメインチップ２０５に入力された、本画像に対応する参照画像との減算を行い、減算結果である差分画像をサブチップ２０４に出力する。 - 特許庁

CMOS GATE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MOUNTED CHIP, SEMICONDUCTOR DEVICE, AND LOGIC PROCESSOR例文帳に追加

ＣＭОＳゲート回路、半導体集積回路、半導体集積回路搭載チップ、半導体デバイス及び論理処理装置 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WAFER, SEMICONDUCTOR INTEGRATED CIRCUIT CHIP, AND METHOD OF TESTING SEMICONDUCTOR INTEGRATED CIRCUIT WAFER例文帳に追加

半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 - 特許庁

ADHESIVE FILM FOR CIRCUIT BOARD, CIRCUIT BOARD USING THE SAME, CIRCUIT BOARD FOR MOUNTING SEMICONDUCTOR CHIP AND SEMICONDUCTOR PACKAGE例文帳に追加

回路基板用接着フィルム、それを用いた回路基板及び半導体チップ搭載用基板並びに半導体パッケージ - 特許庁

The semiconductor integrated circuit is provided with the power amplifier circuit 30 to which RF input signals are supplied and the detection circuit 40 inside a semiconductor chip.例文帳に追加

半導体集積回路は、ＲＦ入力信号が供給される電力増幅回路３０、検波回路４０を半導体チップ内部に具備する。 - 特許庁

On the slave chip 2, a nonvolatile configuration memory circuit 60 is formed for storing the circuit setting information of the FPGA circuit 50.例文帳に追加

子チップ２には、ＦＰＧＡ回路５０の回路設定情報を記憶するための不揮発性コンフィギュレーションメモリ回路６０が形成されている。 - 特許庁

The interface chip 3 is provided with a protection circuit whose electrostatic breakdown strength and latch-up resistance is large, an analog circuit, and a level shift circuit.例文帳に追加

上記インタフェースチップ３は、静電耐圧およびラッチアップ耐量の大きい保護回路と、アナログ回路と、レベルシフト回路とを備える。 - 特許庁

EQUIVALENT CIRCUIT MODEL FOR LAMINATED CHIP CAPACITOR, CIRCUIT CONSTANT ANALYSIS METHOD, PROGRAM, AND DEVICE THEREFOR, AND CIRCUIT SIMULATOR例文帳に追加

積層チップコンデンサの等価回路モデル，その回路定数解析方法・プログラム・装置，及び回路シミュレータ - 特許庁

Subsequently, the silicon chip LSi 1 is mounted and connected with a driver circuit such as an inverter prepared in the internal circuit of the LSi thus forming an oscillation circuit.例文帳に追加

その後シリコンチップＬＳｉ1を搭載してＬＳｉの内部回路に用意したインバータ等のドライバ回路に接続して発振回路を形成する。 - 特許庁

A power supply circuit board comprising a resonant circuit and/or a matching circuit may be interposed between the wireless IC chip 5 and the loop electrode 22.例文帳に追加

無線ＩＣチップ５とループ状電極２２との間に、共振回路及び／又は整合回路を含む給電回路基板が介在されていてもよい。 - 特許庁

To provide a semiconductor memory having a redundant circuit in which the circuit scale of a redundant circuit and the chip size are reduced.例文帳に追加

本発明は、冗長回路を有する半導体メモリに関し、冗長回路の回路規模を低減し、チップサイズを小さくすることを目的とする。 - 特許庁

The circuit design of a clock distributing circuit is performed (S1) and next, the arrangement and wiring of an entire chip including the clock distributing circuit are performed (S2).例文帳に追加

クロック分配回路の回路設計が行われ（Ｓ１）、つぎにクロック分配回路を含むチップ全体の配置配線が行われる（Ｓ２）。 - 特許庁

A clock circuit on an integrated circuit chip has a differential buffer, equipped with an in-phase mode removing circuit.例文帳に追加

集積回路チップ上のクロック回路が、同相モード除去回路を備えた差動バッファを有する。 - 特許庁

WAFER HAVING INTEGRATED CIRCUIT STRUCTURE, INTEGRATED CIRCUIT MEMORY CHIP, MEMORY ELEMENT AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT MEMORY例文帳に追加

集積回路構造をもつウェハ、集積回路メモリチップ、メモリ素子および集積回路メモリ製造方法 - 特許庁

A semiconductor relay 1 is composed of an oscillation circuit 10, a booster circuit 20 and a charge/discharge circuit 30, which are configured in one chip.例文帳に追加

半導体リレー１の発振回路１０と、昇圧回路２０と、充放電回路３０とが１チップで構成されている。 - 特許庁