「circuit chip」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

A sensor STJ device 1 and a superconducting coil 8 used for applying an external magnetic field necessary for restraining Josephson current to the sensor STJ device 1 or a spiral shape superconducting inductance wire or a superconducting ground plate and a STJ device circuit that processes the measurement output of the sensor STJ device are integrated and formed on the same chip through a micro-fabrication technique.例文帳に追加

センサ用STJ素子と、センサ用STJ素子にジョセフソン電流抑制に必要な外部磁場を印加するための超伝導コイル若しくはスパイラル形状の超伝導インダクタンス線若しくは超伝導グランドプレート及びセンサ用STJ素子の計測出力を処理するSTJ素子回路をマイクロファブリケーション技術を用いて同一チップ上に集積、作製する。 - 特許庁

Since the part in an insulation layer 16 formed on a base board 1 around the semiconductor structure 4 is dead space except a vertical conduction part 46, an overall size including a circuit board can be reduced furthermore when chip components 29 of a capacitor, a resistor and the like provided beneath a wiring board 17 is buried in the dead space.例文帳に追加

半導体構成体４の周囲におけるベース板１上に設けられた絶縁層１６内の上下導通部４６を除く部分はデッドスペースであるため、このデッドスペース内に、配線板１７下に設けられたコンデンサや抵抗等からなるチップ部品２９を埋め込むと、回路基板を含む全体としてのより一層の小型化を図ることができる。 - 特許庁

The driving package for the organic luminescence display device comprises; a base film including a center region and a peripheral region; a driving circuit chip mounted on the center region of the base film; a plurality of conductors formed on at least a part of the peripheral region of the base film; and a protection film formed on the conductors; in which both side edge parts to length directions are exposed.例文帳に追加

有機発光表示装置用駆動パッケージは、中央領域と周辺領域とを含むベースフィルム、ベースフィルムの中央領域上に装着されている駆動回路チップ、ベースフィルムの周辺領域のうちの少なくとも一部分に形成されている複数の導電体、及び導電体上に形成されていて、導電体の長さ方向の両側端部を露出する保護膜を含む。 - 特許庁

Further, an intermediate slice level generator 3 generates an intermediate value between the pedestal level and the sink chip level to output an intermediate new slice level when the proper range judging signals shows that the synchronous signal amplitude value is within the proper range, while outputting immediately previous intermediate slice level as the slice level of the synchronous signal separation circuit 2 when the synchronous signal amplitude value is not within the proper range.例文帳に追加

また、中間スライスレベル生成器３は前記シンクチップレベルとペデスタルレベルとの中間値を生成し、前記適正範囲判定信号が適正範囲内を示す場合には新たな中間スライスレベルを、適正範囲内にない場合には直前の中間スライスレベルを同期信号分離回路２のスライスレベルとして出力する。 - 特許庁

The electronic device includes: a base sheet; a conductive pattern formed on the base sheet; a circuit chip mounted on the base sheet and connected to the conductive pattern; and a plurality of protrusions arranged on at least one of a frontside and a backside of the base sheet to overlap at least a portion of the conductive pattern, and projected in a direction away from the base sheet.例文帳に追加

ベースシートと、上記ベースシート上に設けられた導体パターンと、上記ベースシート上に搭載されて上記導体パターンに接続された回路チップと、上記ベースシートの表裏のうち少なくとも片側に、上記導体パターンの範囲の少なくとも一部と重なる範囲に亘って配列された、該ベースシートから離れる方向に突出した複数の突起物とを備えた。 - 特許庁

In the microcomputer loaded with the remote control reception function, frequency conversion circuits corresponding to the respective operation modes are installed, and by automatically selecting conversion clocks outputted from the respective conversion circuits corresponding to the respective operation modes, the conversion clock of the same frequency is supplied at all times to the frequency divider circuit for generating the clock for sampling the remote control signals inputted to a microcomputer chip.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、各動作モードに応じた周波数変換回路を設置し、各動作モードに応じて各々の変換回路から出力される変換クロックを自動的に選択することによって、マイコンチップに入力されるリモコン信号をサンプリングする為のクロックを発生する分周回路に常に同じ周波数の変換クロックを供給させる。 - 特許庁

The sensor chip 20 having a distortion part 21 distorted by application of a pressure and the circuit board 30 are arranged oppositely, and the bump 40 for connecting electrically both members 20, 30 is interposed between both members 20, 30, and a filling member 50 for securing the connection strength of both members 20, 30 is filled in a portion other than the bump 40.例文帳に追加

圧力の印加により歪む歪み部２１を有するセンサチップ２０と回路基板３０とを対向して配置し、これら両部材２０と３０との間にて、これら両部材２０、３０を電気的に接続するバンプ４０を介在させるとともに、バンプ４０以外の部位に両部材２０、３０の接続強度を確保する充填部材５０を充填している。 - 特許庁

A semiconductor integrated circuit (100) that takes ambient temperature information as an object to be processed consists of a plurality of temperature sensors (101, 102) each enabling temperature detection; and of an arithmetic operation (107) capable of calculating the ambient temperature information by eliminating an error factor caused by heat production of a chip itself, on the basis of temperature detection results of the plurality of the temperature sensors.例文帳に追加

周囲温度情報を処理対象とする半導体集積回路（１００）において、それぞれ温度検出を可能とする複数の温度センサー（１０１，１０２）と、上記複数の温度センサーの温度検出結果に基づいてチップ自身の発熱に起因する誤差要因を排除することによって上記周囲温度情報を算出可能な演算部（１０７）とを設ける。 - 特許庁

The fuse structure part in an integrated circuit chip comprises an insulated semiconductor substrate, a fuse bank 410 which is constituted of a plurality of the parallel fuse links 402, 404 and 404 on the same plane and which are integrated with the insulated semiconductor substrate and voids 410 and 412 which scatter between pairs of fuse links and which extend across the plane delimited by the fuse links on the same plane.例文帳に追加

絶縁された半導体基板と、複数の平行で同一平面のヒューズ・リンク４０２、４０４、４０６からなり、絶縁された半導体基板と一体のヒューズ・バンク４１０と、各対の前記ヒューズ・リンク間に散在し、同一平面のヒューズ・リンクによって画定される平面を越えて延びるボイド４１０、４１２とを含む、集積回路チップ内のヒューズ構造部について記載する。 - 特許庁

The principal surface of a semiconductor substrate of a circuit chip is formed in such a manner that the direction that the contour extending in the principal surface changes only through a curved line so that the occurrence of a ridge-like line on the lateral side of the semiconductor substrate is suppressed, and an impact made to the principal surface and the lateral side of the semiconductor substrate is dispersed over the whole semiconductor substrate.例文帳に追加

回路チップの半導体基板の主面を、その輪郭がその主面内において延在方向が曲線のみを介して変化するように形成することで、半導体基板の側面における稜線の発生を抑え、半導体基板の主面や側面に加わる衝撃を半導体基板全体に分散させる。 - 特許庁

This equipment is driven by rotation of the steering wheel and the torque arm 10 of a steering gear based on a permanent magnet 12 attached to a support part of the steering column, the magnet operates an integrated circuit or chip board 13 attached to a main body of the steering column, and generates the electric impulse for driving the valve for supplying an auxiliary fluid for an electric mechanism for operating a rack.例文帳に追加

この装置はステアリングコラムの支持部に取り付けた永久磁石１２に基礎を置き、ステアリングホイールの回転およびステアリングギヤのトルクアーム１０によって駆動され、この磁石はステアリングコラムの本体に取り付けた集積回路またはチップの板１３を動作させ、またラックを動作させるための電気的機構の補助流体を供給する弁の駆動のための電気インパルスを発生させる。 - 特許庁

To provide a conductive connection portion which can obtain satisfactorily electrical conduction and satisfactory sticking and whose electrical connection is not broken off, for example, even though a conductive connection portion of a substrate with a mounted chip is firmly and conductively stuck to a conductive connection portion of another electric circuit with each other and external force concentrates at the conductive connection portions.例文帳に追加

良好な電気的導通が得られるとともに、良好な接着が得られる導電接続部であって、例えばＩＣチップが実装された基板と他の電気回路の導電接続部同士を強固に導通接合して、導電接続部に外力が集中しても電気的接続が途切れない導電接続部の提供。 - 特許庁

To provide a method for manufacturing a semiconductor device which can form a sidewall in a predetermined designed width even if an occupied area of a mask in a chip is different according to the type of a device when the sidewall of a MOS transistor is formed with a polysilicon capacity storage electrode of an already formed DRAM used as the mask by anisotropic etching in a logic circuit of a DRAM-containing system LSI.例文帳に追加

ＤＲＡＭ内蔵型システムＬＳＩのロジック回路部において、ＭＯＳトランジスタのサイドウォールを、すでに形成されているＤＲＡＭのポリシリコン容量蓄積電極をマスクとして異方性エッチングで形成する際など、マスクのチップ内占有率がデバイス品種により異なっても、サイドウォールを一定の設計幅に形成できる半導体装置の製造方法を提供する。 - 特許庁

An ionic liquid material 1 composed of substantially only an ionic liquid and being as a gel-like material holding substantially only the ionic liquid is arranged on at least an internal electromagnetic wave generator or an external electromagnetic wave actuator, for example, on wiring, an integrated circuit chip, etc.例文帳に追加

実質的にイオン性液体のみからなるイオン性液体材料１および実質的にこのイオン性液体のみを保持したゲル状材料であるイオン性液体材料１などのイオン性液体材料１を内的な電磁波の発生部位および外的な電磁波の作用部位との少なくとも一方、例えば配線上、集積回路チップ上などに配設する。 - 特許庁

In the synchronization detecting circuit for detecting the synchronizing signal on the basis of a threshold value decided by the pedestal level detected from the timing pulse and a minimum value level (SYNC chip level) in a video signal, whether or not an interval of a detected horizontal synchronizing signal is normal is discriminated.例文帳に追加

タイミングパルスに基づいて検出されたペデスタルレベルと、映像信号中の最小値レベル（シンクチップレベル）とに基づいて決定した閾値により同期信号の検出を行う同期検出回路において、検出された水平同期信号の区間長が正常であるか否かの判定を行うようにする。 - 特許庁

To provide a conductive connection material with a back grind tape capable of protecting a circuit surface of a semiconductor wafer in a polishing process of the semiconductor wafer, reducing warpage of the semiconductor wafer after polishing, and providing excellent electric connection between a semiconductor chip and connection terminals of a circuit board and high insulation reliability between adjacent terminals, and excelling in productivity of an electric/electronic component.例文帳に追加

本発明の課題は、半導体ウエハの研磨工程において半導体ウエハの回路面を保護すること、及び研磨後の半導体ウエハの反りを低減することができ、また、半導体チップと回路基板の接続端子間において良好な電気的接続と隣接端子間において高い絶縁信頼性を得ることが可能であり、更には電気、電子部品の生産性に優れるバックグラインドテープ付き導電接続材料を提供することにある。 - 特許庁

The active energy ray-curable conductive ink is an electroconductive ink containing a conductive substance and a binder component comprised of a chlorinated polyester and an active energy ray-polymerizable compound, and the above non contact-type media comprises the conduction circuit, that is formed by applying the conductive ink on a substrate, and an IC chip mounted in a state electrically connected with the conductive circuit.例文帳に追加

導電物質およびバインダー成分を含有する導電性インキにおいて、バインダー成分に塩素化ポリエステルおよび活性エネルギー線重合性化合物を含むことを特徴とする活性エネルギー線硬化型導電性インキ、および基材上に前記導電性インキを用いて形成された導電回路と、該導体回路に導通された状態で実装されたＩＣチップとを具備する非接触型メディアである。 - 特許庁

The biosensor chip includes a sensing section for detecting any target substance through mutual reaction between the above target substance and a sensed substance, a substrate circuit electrically-connected with the above sensing section, a channel section for providing a solution-like matter containing the above target substance to the above sensing section, and a cover combined with the above substrate circuit to cover both the above channel section and sensing section.例文帳に追加

本発明は、バイオセンサチップに関し、ターゲット物質と感知物質との間の相互反応によって、前記ターゲット物質を検出するセンシング部と、前記センシング部と電気的に接続された基板回路部と、前記ターゲット物質を含む溶液性物質を前記センシング部に提供するチャンネル部と、前記基板回路部と結合して前記チャンネル部及びセンシング部を覆うカバーと、を含むことを特徴とする。 - 特許庁

Lead frame for semiconductor integrated circuit comprising, 4-cornered tab (14) for supporting semiconductor chip; multiple number of leads (18) for bonding wires at one end of the tab, a frame (12A, 12B) at the opposite end of the tab, and the tab support leads (16A ? 16D) extending from the 4 corners of said 4-cornered tab (14), characterized in that the tab support leads extend at an obtuse angle from the two sides of said 4-cornered tab (14). (See Figure 1) 例文帳に追加

半導体チップ支持用の４角形のタブ(14)と、このタブ(14)に一端が近接して設けられたボンディングワイヤ接続用の複数のリード(18)と、これらリード(18)の他端でこれらを支持する枠部(12A、12B)と、前記４角形のタブ(14)の角部から前記枠部(12A.12B)に延在する前記タブ(14)支持用のタブ吊りリード(16A～16D)とを有し、前記タブ吊りリード(16A～16D)は前記４角形のタブ(14)の角部からその角部を挟むタブ(14)の２辺に対して鈍角をなすような方向に延在してなることを特徴とする半導体集積回路用リードフレーム。 - 特許庁

The semiconductor chip suitable for manufacturing the semiconductor device includes: first and second transistors which are connected in series each other and turned ON/OFF complementarily each other; and a third transistor which is connected with an output circuit to output a signal to a first external terminal and the first and second transistor in series, with a gate electrode connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

Though the pressure resistance of crystal oscillator 1 formed by arranging a crystal chip 3 in the hollow member 2 is especially low since a space is formed inside, the small and highly pressure-resistant electronic device 100 is provided by configuration of forming at least a part of the hollow member 2 of the crystal oscillator 1 of ceramics and embedding the crystal oscillator 1 and the circuit board 6 by resin 8.例文帳に追加

中空部材２内に水晶チップ３が配置されることにより形成された水晶振動子１は、内部に空間が形成されているため特に耐圧性が低いが、水晶振動子１の中空部材２の少なくとも一部をセラミックスで形成するとともに、水晶振動子１及び回路基板６を樹脂８により包埋するといった構成により、小型で耐圧性の高い電子デバイス１００を提供することができる。 - 特許庁

The manufacturing method for the semiconductor chip with the adhesive layer includes an applying process of applying an adhesive composition 40 containing a solvent to another surface of a semiconductor wafer 10 having a circuit on its one surface, an adhesive layer forming process of eliminating the solvent on the semiconductor wafer 10 to form the adhesive layer, and a cutting process of cutting the semiconductor wafer 10 having the adhesive layer 40 formed thereon to obtain semiconductor chips with the adhesive layers.例文帳に追加

一方面上に回路を有する半導体ウェハ１０の他方面上に溶媒を含む接着剤組成物４０を塗布する塗布工程と、接着剤組成物１０の前記溶媒を除去して接着剤層を形成する接着剤層形成工程と、接着剤層４０を形成した半導体ウェハ１０を切断して接着剤層付半導体チップを得る切断工程と、を備える、接着剤層付半導体チップの製造方法。 - 特許庁

To provide an IC module for use in a contactless IC card such as a credit card by adhesion having on a film substrate an IC chip including a memory storing unique information and a microprocessor for information processing, and wiring including an antenna circuit for transmitting the unique information to an external apparatus which has a slit shaped and directed to break the film substrate in whatever direction the film substrate is peeled for an illicit purpose such as alteration or forgery.例文帳に追加

クレジットカードのような非接触ＩＣカードに接着にて内蔵され、固有情報を格納するメモリや情報処理を行うマイクロプロセッサを含むＩＣチップと、外部機器と固有情報の送受信を行うためのアンテナ回路を含む配線が、フィルム状の基板に備えられたＩＣモジュールにおいて、このフィルム状の基板が、変造や偽造等の不正目的で引き剥がされるとき、いずれの方向からでも、剥がしのときに加わる作用によってフィルム状の基板が破断される切り込みを、その切り込み形状とその向きに特徴をもたせたものである。 - 特許庁

In a semiconductor device 100 in which the connections 15 of each of the semiconductor chip 10 and the printed circuit board 20 are electrically connected to each other or a substrate in which the connections of a plurality of semiconductor chips are electrically connected to each other, the adhesive composition for sealing the connections contains polymer component having ≥10,000 of weight mean molecular weight, an epoxy resin, a curing agent and an amine-based surface treatment filler.例文帳に追加

半導体チップ１０及び配線回路基板２０のそれぞれの接続部１５が互いに電気的に接続された半導体装置１００、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において、接続部を封止する接着剤組成物を、重量平均分子量が１００００以上の高分子成分と、エポキシ樹脂と、硬化剤と、アミン系表面処理フィラーとを含有する接着剤組成物とした。 - 特許庁

In the semiconductor device, in which the sealing resin 103 for sealing the semiconductor chip 105 is molded on the circuit board 101 where a plurality of wiring patterns HP are formed on the surface and solder resist 115 for insulating and coating the wiring patterns is formed, the wiring patterns HP have the interval (d) of adjacent wiring patterns HP that is made almost uniform in a mold line region MLA of the sealing resin 103.例文帳に追加

表面に複数本の配線パターンＨＰが形成され、かつ当該配線パターンを絶縁被覆するためのソルダーレジスト１１５が形成された回路基板１０１上に半導体チップ１０５を封止するための封止樹脂１０３をモールド成形してなる半導体装置において、配線パターンＨＰは封止樹脂１０３のモールドライン領域ＭＬＡでは隣接する配線パターンＨＰの間隔ｄをほぼ均一にする。 - 特許庁

This TV receiver is provided with a setting key to be operated when setting the RATING information, a decoder 4 for extracting the RATING information from a V-chip signal, a memory 5 for storing the RATING information set by the user and a control circuit 1 for reading the RATING information from the decoder 4 and storing the read RATING information in the memory 5 when the setting key is pressed by the user.例文帳に追加

本発明のＴＶ受像機は、ＲＡＴＩＮＧ情報を設定する際に操作すべき設定キーと、Ｖ−ｃｈｉｐ信号からＲＡＴＩＮＧ情報を抽出するデコーダ４と、ユーザにより設定されたＲＡＴＩＮＧ情報を記憶するためのメモリ５と、ユーザにより設定キーが押下されたとき、デコーダ４からＲＡＴＩＮＧ情報を読み出し、読み出したＲＡＴＩＮＧ情報を前記メモリ５に格納する制御回路１とを具えている。 - 特許庁

Only a trailing edge is delayed only by two delay buffer steps from each input signal by supplying an OR output between a chip specification signal and a write display signal to the circuit 1, a glitch is removed by generating an OR output between an output of an address decoder 3 and an output signal from the OR gate 203 and the OR output is supplied to the write/read control terminal of the storage element 4.例文帳に追加

そして、チップ指定信号と書き込み表示信号との論理和出力をライトパルス生成回路１に供給することで立ち下がりエッジのみ各入力信号よりディレイバッファ２段分だけ遅延させると共に、アドレスデコーダ３の出力とＯＲゲート２０３の出力信号との論理和出力を生成することで、グリッジを除去し、この出力を記憶素子４の書き込み／読み出し制御端子に供給する。 - 特許庁

An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加

内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム１２と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ１０は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン１０１と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部１０２とを含む。 - 特許庁

Alternatively, the wave motion chip is manufactured by drawing the wave motion circuit diagram on the surface of a black button-shaped plastic by alloy die casting (using the gold-plated zinc-tin alloy) and coating the die-cast surface of the plastic with the transparent plastic while providing the adhesive means on the back of the plastic.例文帳に追加

紫色のボタン型プラスチックの表面に合金ダイキャスト（亜鉛と錫の合金に金メッキを施したもの）で波動回路図を描いた後、透明プラスチックでコ−ティングし、裏面に接着手段を設けて波動放出チップを作成し、黒色のボタン型プラスチックの表面に合金ダイキャスト（亜鉛と錫の合金に金メッキを施したもの）で波動回路図を描いた後、透明プラスチックでコ−ティングし、裏面に接着手段を設けて波動放出チップを作成するのである。 - 特許庁

Otherwise, the semiconductor chip suitable to be used for manufacturing the semiconductor device includes: an output circuit which has first and second transistors connected to each other in series and switched ON and OFF respectively complementarily and outputs a signal to a first external terminal; and a third transistor which is connected to the first and second transistor in series and in which a gate electrode is connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

This method comprises processes of: dividing light radiated from a white light source 109 into reference light and signal light by a beam splitter 102; emitting the signal light to a sample 107 through a Morou interferometer 105; making light reflected from the sample surface with the reference light and imaging the interference intensity occurring in the Morou interferometer 105; and applying voltage current to the semiconductor circuit chip as the sample.例文帳に追加

白色光源１０９から放射された光をビームスプリッタ１０２により参照光と信号光に分割する工程と、信号光を試料１０７にミラウ干渉計１０５を通して入射する工程と、試料表面より反射した光と参照光を干渉させてミラウ干渉計１０５に生じた干渉強度を画像化する工程と、試料である半導体回路チップに電圧電流を印加する工程とを含む。 - 特許庁

The spread spectrum communication receiving device which synchronously acquires a receiving spectrum spread signal by suing a digital matched filter is provided with an oversampling circuit in front of the digital matched filter; and data obtained by carrying out oversampling are together and inputted to the digital matched filter, which is allowed to operate at a chip rate without increasing the number of stages.例文帳に追加

デジタルマッチドフィルタを用いて受信スペクトラム拡散信号の同期捕捉を行うスペクトラム拡散通信受信装置であって、前記デジタルマッチドフィルタの前段にオーバーサンプリング回路を設け、オーバーサンプリングを行い、得られたデータを足し合わせて前記デジタルマッチドフィルタに入力し、該デジタルマッチドフィルタを、段数を増加させることなく、チップレートで動作させるようにしたことを特徴とするスペクトラム拡散通信受信装置を提供することにより、前記課題を解決する。 - 特許庁

In the semiconductor device in which a plurality of semiconductor chips having vertical transistors are mounted on a base and four vertical transistors constitute the H-bridge circuit, a semiconductor chip having a high-side vertical transistor is stacked and fixed on the base with a first adhesive member interposed and second electrodes of two vertical transistors are electrically connected through the first adhesive member and the base.例文帳に追加

縦型トランジスタ素子を有する複数の半導体チップが基材上に搭載され、４つの縦型トランジスタ素子によってＨブリッジ回路が構成された半導体装置であって、ハイサイド側の縦型トランジスタ素子を有する半導体チップが、第１接着部材を介して基材上に積層固定され、２つの縦型トランジスタ素子の第２電極が、第１接着部材及び基材を介して電気的に接続されている。 - 特許庁

To provide an IC card, an information processing system, an integrated circuit chip, and a data processor that can restore a system memory having been rewritten to maintain it without complicating processing of a reader writer or host controller even if some of a plurality of system memories can not be rewritten owing to a disconnection of power etc. when the plurality of system memories are rewritten with one command.例文帳に追加

１つのコマンドにより複数のシステム内メモリを書き換える場合に，電源断などで一部のシステム内メモリが書き換えられないような状況が発生したときであっても，リーダライタまたはホストコントローラの処理を複雑にすることなく，すでに書き換えたシステム内メモリを元に戻し，以前の状態を保持することの可能なＩＣカード，情報処理システム，集積回路チップ，およびデータ処理装置を提供する。 - 特許庁

The circuit board is obtained by forming a plurality of one electrode films 16 on an insulating layer 18 of the uppermost layer, forming a ferroelectric layer 11 having larger dielectric constant than that of the layer corresponding to the each one film 16, forming the other electrode film 22 on the layer 11, and forming a plurality of bypass capacitors 25 connected to the power terminal of a mounting semiconductor chip 27.例文帳に追加

最表層の絶縁層１８に複数の一方の電極膜１６が形成され、該各一方の電極膜１６と対応して前記絶縁層１８よりも誘電率の大きな強誘電体層１１が形成されていると共に、該各強誘電体層１１上に他方の電極膜２２が形成されて、搭載される半導体チップ２７の電源用端子と接続される複数のバイパスコンデンサ２５が形成されていることを特徴とする回路基板。 - 特許庁

The fuse element 25 comprises a lower side soldering material layer 27 formed by using first soldering material having a higher melting point than a peak temperature under reflow conditions of reflow soldering method to mount the chip fuse on a circuit board, and an upper side soldering material layer 29 directly formed on the lower side soldering material layer 27 by using second soldering material having a lower melting point than the above peak temperature.例文帳に追加

ヒューズ素子２５を、チップ型ヒューズを回路基板に実装するリフローソルダリング方法のリフロー条件におけるピーク温度よりも高い融点を有する第１の半田材料を用いて形成された下側半田材料層２７と、前述のピーク温度よりも低い融点を有する第２の半田材料を用いて下側半田材料層２７の上に直接形成された上側半田材料層２９とから構成する。 - 特許庁

The source driver 4A is provided with branched reference voltage wirings 17a which are branched from respective intra-chip reference voltage wirings 17, reference voltage generating buffers 31, a control circuit 30 for controlling the buffers 31, a resister part for generating reference voltages 32 for subdividing the reference voltages into (n) steps, voltage level selecting circuits 34 selecting one voltage among subdivided voltages and output buffers 35.例文帳に追加

ソースドライバ４Ａ内には、各チップ内基準電圧配線１７から分岐する各分岐基準電圧配線１７ａと、基準電圧生成バッファ３１と、基準電圧生成バッファ３１を制御するための制御回路３０と、基準電圧をｎ段階に細分化するための基準電圧生成用抵抗部３２と、細分化された電圧のうちいずれか１つを選択する電圧レベル選択回路３４と、出力バッファ３５とを備えている。 - 特許庁

In this electronic circuit device, a semiconductor chip 10 where a bump 11 is formed is packaged onto a wiring board 2 where an electrode 21 is formed via the anisotropic conductive film 3.例文帳に追加

異方性導電フィルム３を介して電極２１が形成された配線基板２上にバンプ１１が形成された半導体チップ１０が実装された電子回路装置であって、電極２１と接合しているバンプ１１のボトム径Ａと、バンプ１１の半導体チップ１０から電極２１と接合するまでの高さＨと、異方性導電フィルム３を構成する樹脂成分３０のガラス転移温度以下における線膨張率Ｆ（ｍｍ／℃）およびヤング率Ｅ（ｋｇｆ／ｍｍ^2 ）とを下記式で規定される範囲にバンプ１１が形成されている構成とする。 - 特許庁

SYSTEM FOR COMMUNICATION, COMMUNICATION METHOD BETWEEN TWO OR MORE COMPUTERS LOCATED ON AT LEAST TWO PRIVATE NETWORKS, METHOD FOR CONDUCTING COMMUNICATION BETWEEN SYSTEMS EXISTING ON INDIVIDUAL PRIVATE NETWORKS, METHOD FOR ESTABLISHING COMMUNICATION LINK BETWEEN THE SAME SYSTEMS, INTEGRATED CIRCUIT CHIP FOR ESTABLISHING DATA EXCHANGE BETWEEN THE SYSTEMS, AND COMPUTER-READABLE MEDIUM HAVING PROGRAM COMMAND FOR ESTABLISHING DATA EXCHANGE BETWEEN THE SYSTEMS例文帳に追加

交信用のシステム、少なくとも２つの私設ネットワーク上にある２台以上のコンピュータ間の通信方法、別個の私設ネットワークに所在するシステム間の交信を行なう方法、別個の私設ネットワークに所在するシステム間で通信リンクを確立する方法、別個の私設ネットワークに所在するシステム間でデータ交換を確立するための集積回路チップ、別個の私設ネットワークに所在するシステム間でデータ交換を確立するためのプログラム命令を有するコンピュータ読み取り可能な媒体 - 特許庁