「circuit chip」に関連した英語例文の一覧と使い方(108ページ目) - Weblio英語例文検索

The circuit device comprises a substrate 1 principally comprising a metal and having an oxidized surface, a resin layer 2 formed on the oxidized surface of the substrate 1, a conductive layer 3 formed on the resin layer 2, and an LSI chip 9 connected electrically with the conductive layer 3.例文帳に追加

この回路装置は、酸化された表面を有するとともに、金属を主体とする基板１と、基板１の酸化された表面上に形成された樹脂層２と、樹脂層２上に形成された導電層３と、導電層３に電気的に接続されたＬＳＩチップ９とを備えている。 - 特許庁

To provide a wiring substrate that can excellently form a solder layer on a conductive projection connection pad connected in a flip-chip way and can prevent the generation of an electric short circuit between adjoining conductive projections and the connection pad which adjoin with each other by solder, and its manufacturing method.例文帳に追加

フリップチップ接続される導電突起・接続パッド上に半田層を良好に形成することができ、互いに隣接する導電突起・接続パッドの間に半田による電気的な短絡が発生するのを抑制することができる配線基板およびその製造方法を提供することである。 - 特許庁

To mount a chip size package of structure having no electrode on the center part on a printed circuit wiring board, and to improve the workability and the quality of the bonding operation by suppressing the generation of bubbles in the gap between the package and the wiring board when the materials are fixed by infiltrating a bonding agent into the gap.例文帳に追加

中心部分に電極を有しない構造のチップサイズパッケージをプリント回路配線板へ搭載し、その間隙へ接着剤を浸透させ固着する際に、間隙中での気泡の発生を抑え、接着の作業性と品質向上を提供すること。 - 特許庁

To provide an LED lighting control turn-on device at low cost which can prevent occurrence of a mixed lighted and non-lighted condition in a plurality of LED chips connected in series to a dimmer circuit due to variations in the forward threshold voltage of each individual LED chip, thereby improving the quality of illumination.例文帳に追加

調光回路に直列接続された複数個のＬＥＤチップについて、個々のＬＥＤチップの順方向しきい値電圧のバラツキに伴う発光・未発光の混在状態の発生を防止して照明品質を向上させることが可能なＬＥＤ調光用点灯装置を低コストに提供する。 - 特許庁

Bare silicon dies are directly wire-bonded to a printed circuit board 105 for each component by chip-on board processes and four or more LEDs (blue, green, red and soft orange) can be grouped closely in a smaller space occupied by a single package LED to be produced in a factory.例文帳に追加

チップオンボードプロセスにより、各構成要素に対してベアシリコンダイをプリント回路基板１０５に直接ワイヤボンディングし、４個以上のＬＥＤ（青、緑、赤、ソフトオレンジ）を、工場生産の単一パッケージＬＥＤが占めるより小さな空間に密接してグループ化できる。 - 特許庁

To provide an electric circuit and a function restriction method that eliminate an unnecessary increase in the number of chip pads, the need to revise a mask for each combination of function restrictions, and the risk that a user or third party will remove function restrictions.例文帳に追加

チップのパッド数を必要以上に増加させず、また、各機能制限の組合せ毎にマスクの改版を行う必要がなく、さらに、ユーザまたは第三者により機能制限解除のリスクがない電気回路および機能制限方法の提供を図る。 - 特許庁

Here, circuits in a CCD multiline sensor 100 are provided on the same semiconductor chip, and time other than integration time is reduced to the utmost, without depending on an external controller 200 on the level decision of a monitor output and the gain setting of the multiplication circuit, as in the conventional practice.例文帳に追加

ここで、ＣＣＤマルチラインセンサ１００内の回路を同一半導体チップ上に設け、従来のようにモニタ出力のレベル判定や増倍回路のゲイン設定を外部制御装置２００に頼らず、積分時間以外の時間を最短にする。 - 特許庁

To provide a memory cell, a storage circuit block, a data write method and data read method in which production yield is high, cost is low, reliability is high, and the chip area can be reduced by reducing the number of metal wiring layers.例文帳に追加

本発明の目的は、金属配線層の数を減らし、製造歩留まりが高く、コストが安く、信頼性が高く、チップ面積の縮小を可能とするメモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法を提供することにある。 - 特許庁

The digital converter 1 comprises a step-up chopper 4 equipped with a coil L and a switching element Q, a single phase full-wave rectifier circuit 2 for supplying an input current to the coil L, and a one chip microcomputer 3 performing PWM control to the switching element Q in a predetermined control cycle.例文帳に追加

コイルＬ及びスイッチング素子Ｑを備えた昇圧チョッパ４と、コイルＬに入力電流を供給する単相全波整流回路２と、スイッチング素子Ｑを所定の制御サイクルでＰＷＭ制御するワンチップマイコン３とを有するデジタルコンバータ１である。 - 特許庁

To provide a configuration to prevent an operating current from increasing without any increase in cost even when a memory mixedly mounted logic chip mounted with a phase change memory and a logic circuit is configured such that the phase change element is disposed below lowest-layer wiring.例文帳に追加

相変化メモリとロジック回路とを搭載するメモリ混載ロジックチップにおいて、相変化素子を最下層配線よりも下に配設した構成においても、コストの増大をもたらさず、動作電流の増大も防止した構成を提供する。 - 特許庁

An intermediate circuit board 10 is formed as shown in figure 2 by pasting a flat board 11 and a frame-like board 12 comprising a square opening part 12A together, with a housing recessed part 14 for housing a semiconductor chip 13 formed on a lower surface with the opening part 12A.例文帳に追加

中間回路基板１０は図２に示すように平坦基板１１と、四角の開口部１２Ａを備えた枠型基板１２とを貼り合わせることにより形成され、開口部１２Ａによって半導体チップ１３を収容する収容凹部１４が下面に形成されている。 - 特許庁

To provide a printed circuit board which enables high-density wiring and high-density mounting of parts and ensures excellent electrical connection between layers by forming a via-on-via structure or a chip-on-via structure, and facilitates manufacturing processes.例文帳に追加

ビアオンビア構造やチップオンビア構造を形成して配線の高密度化や実装部品の高密度実装を可能とすると共に層間の電気的接続を優れたものとし、且つ簡素な製造工程にて製造することが可能なプリント配線板を提供する。 - 特許庁

A main power supply pad that is connected with a main power supply of a real-time clock IC and feeds power to an internal circuit is disposed, and a pad for back up conducted to a branch line from a chip internal power feed line is disposed independently from this main power supply pad.例文帳に追加

リアルタイムクロックＩＣの主電源に接続され、内部回路に給電をなす主電源パッドが設けられているが、この主電源パッドとは独立してチップ内部給電ラインからの分岐ラインに導通されたバックアップ用パッドを設ける。 - 特許庁

The surface mounting type chip component 10 is provided with mounting surfaces 21, 22 which become parallel to a circuit substrate upon mounting, side surfaces 31, 32 which are orthogonal to the mounting surfaces 21, 22 and parallel to each other, and terminal electrodes 41-44, formed on the mounting surfaces 21, 22 and the side surfaces 31, 32.例文帳に追加

本発明による表面実装型チップ部品１０は、実装時において回路基板と平行となる実装面２１，２２と、実装面２１，２２に対して垂直であり互いに平行な側面３１，３２と、実装面２１，２２及び側面３１，３２に形成された端子電極４１〜４４とを備える。 - 特許庁

To provide a semiconductor device which has a short trial manufacturing period even in a composite integrated circuit integrated to one chip from various semiconductor elements, such as a MOS transistor or a bipolar transistor and which can hence reduce the developing cost, and to provide a method for manufacturing the same.例文帳に追加

ＭＯＳトランジスタやバイポーラトランジスタといった各種半導体素子を１つのチップに集積化した複合ＩＣであっても、試作期間が短く、従って開発コストを低減することのできる半導体装置およびその製造方法を提供する。 - 特許庁

Then, when the semiconductor chip 13 is thermally pressure-bonded to be mounted on the glass substrate 11, the short circuit between the adjacent connection terminals 12, 12 (14, 14) is surely prevented, ensuring electrical connection between the opposed connection terminals 12 and 14.例文帳に追加

そして、ガラス基板１１上に半導体チップ１３を熱圧着して搭載すると、相隣接する接続端子１２、１２（１４、１４）間での短絡を確実に防止して、相対向する接続端子１２、１４間を確実に導電接続することができる。 - 特許庁

In the device, a storing part 34 for the chip part 38 which is mounted on the side of a contact point 37 of FPC 24 is formed on a spacer sheet 23 of the dome switch 21 provided with a sheet 22, a spacer sheet 23, the FPC 24 as the circuit body and an adhesive sheet 25.例文帳に追加

表シート２２とスペーサシート２３と回路体としてのＦＰＣ２４と粘着シート２５とを備えたドームスイッチ２１の上記スペーサシート２３に、ＦＰＣ２４の接点３７側に実装したチップ部品３８に対する収納部３４を形成する。 - 特許庁

A high-frequency switch includes a high-frequency switch IC chip 10 having a high-frequency switch circuit part composed of an input terminal ANT1, a plurality of switching elements, a plurality of high-frequency signal lines and a plurality of output terminals RF1-RF8.例文帳に追加

本発明の実施形態の高周波スイッチは、入力端子ＡＮＴ１と複数のスイッチング素子と複数の高周波信号線と複数の出力端子ＲＦ１〜ＲＦ８とからなる高周波スイッチ回路部を有する高周波スイッチＩＣチップ１０を備える。 - 特許庁

When image data to be displayed are transferred from a sub CPU 61 through a chip set 67 and a PCI-Express bus 74 to a main display 2 and a sub display 7, an image display control circuit 661 generates gradation data based on the respective image data and respectively writes them in VRAMs 662a and 662b.例文帳に追加

サブＣＰＵ６１から、チップセット６７およびＰＣＩ−Ｅｘｐｒｅｓｓバス７４を介して、メインディスプレイ２およびサブディスプレイ７へ表示する画像データが転送されると、画像表示制御回路６６１は、各画像データに基づく階調データを生成してＶＲＡＭ６６２ａ，６６２ｂに各々書き込む。 - 特許庁

An IC card where a core base material 2 with high heating fluidity, a printing base material 3 where printing is executed on the core base material and a protection layer 4 being transparent thermoplastic resin which is laminated on the printing base material 3 have cross section constitution with a circuit board mounted on an IC chip as a center.例文帳に追加

ＩＣチップを実装した回路基板１を中心にして、加熱流動性の高いコア基材２、該コア基材上に印刷が施されている印刷基材３、該印刷基材３上に透明性の熱可塑性樹脂である保護層４を積層した断面構成であるＩＣカード。 - 特許庁

To provide a clock-generating device which can control the period or phase of a clock pulse in arbitrary time period and the whole clock generation circuits of which is made into the integrated circuit of one chip, and to provide a substrate, an image-forming device and a clock generating method.例文帳に追加

任意の時間でクロックパルスの周期または位相を制御することが可能であってクロック発生回路全体を１チップの集積回路にすることが可能なクロック発生装置、基板および画像形成装置ならびにクロック発生方法を提供する。 - 特許庁

To provide a heat radiation BGA package, which improves adhesion reliability by raising adhesion between radiation slag and a plastic circuit sub strate and at the same time prevents discoloration of a cavity surface of a semiconductor mounting part and does not damage adhesion reliability of a semiconductor chip, and its manufacturing method.例文帳に追加

放熱スラグとプラスチック回路基板との接着強度を高めて接着信頼性を高めると同時に、半導体チップ搭載部のキャビティ面の変色を防止し、半導体チップの接着信頼性を損なわない放熱型ＢＧＡパッケージ及びその製造方法を提供する。 - 特許庁

To provide an interface circuit and a method for obtaining the same, in which an interface is determined by option information in the case where identical two chips for a semiconductor memory device are connected so as to face with each other for packaging as a flip chip.例文帳に追加

半導体メモリ装置の同一なチップ２個を互いに相対するように結合してフリップチップにパッケージングする場合、オプション情報によりインターフェースを決定するインターフェース回路及びその方法を提供するにある。 - 特許庁

The LSI is constituted with an LSI package 1 for mounting an LSI chip 7, a printed circuit board 9 for mounting the LSI package 1, a heat sink 6, and a metal contact 5 for electrically connecting the LSI package 1 and the heat sink 6.例文帳に追加

ＬＳＩチップ７を実装するＬＳＩパッケージ１と、ＬＳＩパッケージ１を実装するプリント基板９と、ヒートシンク６と、ＬＳＩパッケージ１とヒートシンク６とを電気的に接続する金属コンタクト５とで構成する。 - 特許庁

Signal pads 3 and power-supply pads 4 are arranged regularly along the side faces L1 to L4 of the surface 1a of a semiconductor chip 1, while each pad group P1 to P4 configuring each three power-supply pad 4 in an array shape are disposed regularly on an internal circuit 2 formed at the central section of the surface 1a.例文帳に追加

半導体チップ１の表面１ａの側辺Ｌ１〜Ｌ４に沿うように信号パッド３及び電源パッド４を規則的に配置するとともに、その中央部に形成された内部回路２上にも、例えば各々３個の電源パッド４がアレイ状からなる各パッド群Ｐ１〜Ｐ４を配置する。 - 特許庁

In an IC chip wherein one surface of a substrate 12 is a face surface FF wherein a circuit is formed and the rear of the face surface is a rear face RF, defect preventive means for preventing a defect by a crack 13 are formed at four sides of the rear face RF of the substrate.例文帳に追加

基板１２の一面を回路が形成されているフェース面ＦＦとし、このフェース面の背面を反フェース面ＲＦとしたＩＣチップにおいて、前記基板の反フェース面ＲＦの四辺に、欠け１３による欠損を防止するための欠損防止手段を形成する。 - 特許庁

To obtain a polyimide film that has excellent running properties, adhesiveness and dimensional stability of a film and is applicable to an automatic optical inspection system (AOI) of a flexible printed circuit board (FPC) or a chip-on-film (COF) and to provide a method for producing the same.例文帳に追加

フィルムの走行性、接着性及び寸法安定性が優れると共に、フレキシブルプリント配線基板（ＦＰＣ）やチップオンフィルム（ＣＯＦ）の自動光学検査システム（ＡＯＩ）に適応可能なポリイミドフィルムおよびその製造方法を提供する。 - 特許庁

To provide a semiconductor element which requires only one voltage generation and control circuit, can form a source/drain region of self-alignment type, can contract a cell area and a chip area and can raise process yield and the reliability of an element and to provide a method of manufacturing the same.例文帳に追加

一つの電圧発生及び制御回路だけが必要で自己整合方式のソース／ドレイン領域の形成が可能であり、セル面積及びチップ面積が縮小して工程収率及び素子の信頼性を向上させることができる半導体素子及びその製造方法を提供する。 - 特許庁

To provide a structure for mounting a chip component on the surface of a circuit board by soldering, the mounting structure as nearly free of trouble of a tombstone phenomenon during the manufacture and capable of being manufactured at low cost and the long thermal fatigue life of a solder zone.例文帳に追加

半田付けによりチップ部品を回路基板の表面へ実装するチップ部品の回路基板への実装構造であって、製造時にツームストーン現象の不具合が発生し難く、安価に製造することができ、半田付け部の熱疲労寿命が高い実装構造を提供する。 - 特許庁

A brazing metal material is applied between the respective formed metal coatings 14, which are fused to be united with the brazing metal material, thereby bonding the semiconductor chip 11 and brazing metal material, and the wiring circuit board 12 and brazing metal material together through liquid phase-solid phase reaction.例文帳に追加

形成された各金属被膜１４の間に金属ロウ材を塗布し、各金属被膜１４を溶融して金属ロウ材と一体化することで、半導体チップ１１と金属ロウ材、配線基板１２と金属ロウ材をそれぞれ液相−固相反応によって接合する。 - 特許庁

As explained above, the need for forming a seal ring in the surrounding of a circuit forming region of the semiconductor device is eliminated to reduce the size of the semiconductor chip by controlling penetration of water from the side surface of the semiconductor device with the side wall protection film 22.例文帳に追加

こうして、半導体装置の側面からの水分の浸入を側壁保護膜２２によって抑制することにより、半導体装置の回路形成領域の周囲にシールリングを形成する必要を無くし、半導体チップの縮小化を図る。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

To provide a heat radiating BGA package, which improves bonding strength by fastening members without losing the airtight reliability of a semiconductor chip, by suppressing the water adsorption at a bonding surface of a heat sink and a plastic circuit board, and to provide a method for manufacturing a heat radiating BGA package.例文帳に追加

放熱板とプラスチック回路基板の接合面の水分吸着を抑えて半導体チップの気密信頼性を損なうことなく、締め付け部材での接合強度を高める放熱型ＢＧＡパッケージ及びその製造方法を提供する。 - 特許庁

The flash memory device utilizes a part of a memory area in the dual port memory as the working memory, accordingly, a circuit structure may be simplified and the chip size thereof may be reduced.例文帳に追加

前記フラッシュメモリ装置は、前記デュアルポートメモリの一部領域をワーキングメモリとして使用することによって、メモリコントローラにワーキングメモリを具備しなくても良いので、回路構成が簡単になり、かつチップサイズが減少する。 - 特許庁

A dummy resistance for adjustment with the direction <100> as a longitudinal direction is connected in series to an impurity diffused resistor diffusion layer in parallel with the longitudinal direction of the rotating shaft in an impurity diffusion layer constituting the built-in bridge circuit of the strain sensor chip.例文帳に追加

ひずみセンサチップの内蔵ブリッジ回路を構成する不純物拡散層のうち、回転軸の長手方向と平行となる不純物拡散抵抗拡散層に＜100＞方向を長手方向とする調整用のダミー抵抗を直列に接続する。 - 特許庁

By inputting a test mode signal to a test mode input terminal 6, a RAM 2 (special cell requiring the measurement of a standby current) of a semiconductor device 1 is set to a standby state through a dedicated test mode circuit 7 (such as an OR 4 inserted to a chip enable signal line 3, for example).例文帳に追加

テストモード入力端子６にテストモード信号を入力することにより、専用のテストモード回路７（例えば、チップイネーブル信号ライン３に介挿した論理和４）を介して半導体装置１のＲＡＭ２（スタンバイ電流の測定を要する特殊セル）をスタンバイ状態に設定する。 - 特許庁

When the image sensor chip changes from the standby state to the operation state, the supply current control circuit controls the supply current so that it slowly changes from the second supply current to the first supply current via the third supply current.例文帳に追加

イメージセンサチップが待機状態から動作状態へ遷移するときに、供給電流制御回路が供給電流を第２の供給電流から第３の供給電流を介して第１の供給電流へゆるやかに遷移するように制御する。 - 特許庁

On an upper surface of a step part in a cavity 22 of a ceramic circuit substrate 21, a plurality of wire bonding grounds 24 are formed by a thick film method, and a terminal of an IC chip 23 mounted in the cavity 22 is connected to the wire bonding ground 24 by a bonding wire 25.例文帳に追加

セラミック回路基板２１のキャビティ２２内の段部上面に、複数のワイヤボンディングランド２４を厚膜法で形成し、キャビティ２２内に搭載したＩＣチップ２３の端子とワイヤボンディングランド２４との間をボンディングワイヤ２５で接続する。 - 特許庁

Then, each edge of the antenna coil 63 is conducted through a through-hole 65b with the surface side 61a of the print circuit board 61, and wire bonded through a wire 67b or the like so that an IC chip 62 can be electrically connected with the antenna coil 63.例文帳に追加

そして、アンテナコイル(63)のそれぞれの一端がスルーホール(65a) ，スルーホール(65b) によってプリント基板(61)の表面側(61a) 側と導通し、ワイヤー(67a),(67b) によってワイヤーボンディングされ、ＩＣチップ(62)はアンテナコイル(63)と電気的に接続状態となる。 - 特許庁

In a connection test, data held in registers 241-1 and 241-2 are transferred to registers 211-1 and 211-2 in an interface circuit 210, further transferred to registers 312-1 and 312-2 at a side of the second chip 200-2 and held therein.例文帳に追加

接続試験においては、レジスタ２４１−１および２において保持されているデータを、インターフェース回路２１０内のレジスタ２１１−１および２に転送し、さらに第２チップ２００−２側のレジスタ３１２−１および２に対して転送して保持させる。 - 特許庁

Signal lines 42 and 43 of a coplanar waveguide whose line width is changed and an impedance matching circuit 41 comprising a capacitor 44 and a stub 45 being serial to the signal lines 42 and 43 are arranged on the signal input side of a semiconductor element (HEMT) 40 for an amplifier in the chip.例文帳に追加

チップにおけるアンプ用半導体素子（ＨＥＭＴ）４０の信号入力側に、線幅を変化させたコプレーナウェーブガイドの信号線路４２，４３と当該信号線路４２，４３に対し直列のキャパシタ４４とスタブ４５で構成するインピーダンス整合回路４１が配置されている。 - 特許庁

To provide a semiconductor device manufacturing apparatus with a simple mechanism capable of correctly detecting the contact of bumps, eliminating trouble to short-circuit the adjacent bumps caused by the excessive crash of the bump by overshooting, and stably performing flip chip bonding; and to provide a semiconductor device manufacturing method.例文帳に追加

バンプ同士の接触を正確に検知可能とすると共に、オーバーシュートによりバンプをつぶしすぎて隣り合うバンプと短絡するという不具合をなくし、安定したフリップチップボンディングを行なうことを簡単な機構で可能にする半導体装置の製造装置および半導体装置の製造方法。 - 特許庁

A circuit of a driver 41 comprises: a logic unit 101 which generates various control signals used for lighting drive of each LED in each LED chip 40; and a buffer unit 102 which performs lighting drive of each LED based on the various control signals generated from the logic unit 101.例文帳に追加

駆動装置４１の回路は、各ＬＥＤチップ４０の各ＬＥＤを点灯駆動する各種制御信号を生成するロジック部１０１と、ロジック部１０１で生成した各種制御信号に基づいて各ＬＥＤを点灯駆動するバッファ部１０２とから構成される。 - 特許庁

To provide a reliable semiconductor device which capable of solving a disconnection problem of interconnections by electrolytic corrosion caused by the occurrence of an uncured portion in an anisotropic conductive adhesive material, when mounting a semiconductor chip on a circuit board via the anisotropic conductive adhesive material by thermocompression bonding.例文帳に追加

半導体チップを異方性導電接着材を介して回路基板上に熱圧着により搭載する際に異方性導電接着材に未硬化部分が発生することに起因する電食による配線の断線が解消された信頼性に優れる半導体装置を提供する。 - 特許庁

In the manufacturing method, the temperature compensated crystal oscillator 1 is manufactured without the need for adjusting a correction curve for each individual crystal oscillation chip by using a correction voltage generating circuit 3 for generating the correction curve including a preset fifth-degree term and correcting temperature characteristics of the crystal oscillator.例文帳に追加

予め設定された５次項を含む補正曲線を発生させる補正電圧発生回路３により、水晶発振子の温度特性の補正を行うことで、個別の水晶発振子毎に補正曲線の調整を行うこと無しに温度補償された水晶発振器１の製造を行う。 - 特許庁