「circuit chip」に関連した英語例文の一覧と使い方(107ページ目) - Weblio英語例文検索

In order to reflect a circuit characteristic of a product chip as an evaluation equation Z, items such as an N/P drain current ratio, a time constant, or the series resistance of a wiring and a contact as a function of two kinds or more of electric characteristic data, are further added to the electric characteristic data.例文帳に追加

製品チップの回路特性を反映するために、評価式Ｚとして、電気特性データの他に、２種類以上の電気特性データの関数である、Ｎ／Ｐドレイン電流比や時定数、配線とコンタクトの直列抵抗の項目を追加している。 - 特許庁

In the case of initializing an one-chip microcomputer, the state of an RS type flip flop(FF) 21 is judged, and only when the FF 21 is reset, the step-up operation of a booster circuit 17 and the data rewriting operation of a flash memory 1 are started.例文帳に追加

１チップマイクロコンピュータを初期化する際にＲＳ型フリップフロップ２１の状態を判別し、ＲＳ型フリップフロップ２１がリセットされている場合のみ、昇圧回路１７の昇圧動作と、フラッシュメモリ１のデータ書き換え動作に移行する構成とした。 - 特許庁

To provide a sheet which is effective for a static electricity prevention, and an adhesive tape, especially, to provide a tape or the like of which the adaptability is extremely high for a chip carrier tape or the like frequently used for the transport of an electronic part or the packaging on a printed circuit board.例文帳に追加

帯電防止に効果的なシートや粘着テープを提供する、特に、電子部品の輸送やプリント基板への実装に際して多く用いられるチップキャリアテープ等に対して非常に実用性の高いテープ等を提供することにある。 - 特許庁

To provide a circuit board which is used for an information reading/writing device and can induce electromotive force fully exceeding the operational electromotive force of an IC chip, even if the device contacts with parts including at least metal, while suppressing an increase in the thickness of an antenna for the information reading/writing device.例文帳に追加

情報読取／書込装置のアンテナの厚さの増大を抑えるとともに、情報読取／書込装置を、金属を少なくとも含む物品に接しても、ＩＣチップの作動起電力を十分に上回る起電力を誘起させることができる情報読取／書込装置に用いられる回路基板を提供する。 - 特許庁

This semiconductor device is applicable to a plurality of methods, i.e., a flip-chip mounting method for semiconductor mounting, a method which enables electric connection and heat radiation at the same time by using a metal piece instead of a connection wire and uses ultrasonic vibration for connection with a circuit board, and a method which uses soldering in combination.例文帳に追加

半導体実装におけるフリップチップ実装工法と接続ワイヤの代わりに金属片を用いて電気的接続と放熱を同時に行え、回路基板との接続においては、超音波振動を用いる工法、半田付け併用の工法と複数の工法に対応可能な形態の半導体装置。 - 特許庁

In a semiconductor device formed of automatic arrangement wiring employing a standard cell by a multi-layer process, the multi-logic cell is arranged below second metal power supply wiring whereby a layout which permits the change of a circuit without changing the chip size or a lower stage layer by arranging the multi-logic cell below the second metal power supply wiring is made.例文帳に追加

スタンダードセルを用いた自動配置配線で多層プロセスにより形成された半導体装置において、第二メタル電源配線下部にマルチロジックセルを配置することでチップサイズや下階層を変更することなく回路変更が可能なレイアウトが作成される。 - 特許庁

A synchronizing signal adjusting circuit is disposed in an input stage of the decoder to eliminate fluctuation in the synchronizing level of the endoscope due to an individual difference even if using a clamp of a sink chip and to fix the synchronizing signal level of the decoder input luminance signal to a specific value.例文帳に追加

同期信号調整回路をデコーダの入力段に配置することにより、シンクチップによるクランプを用いても、内視鏡の個体差による同期信号レベルのばらつきをなくし、デコーダ入力輝度信号の同期信号レベルを特定の値に一定に保つことができる。 - 特許庁

A mouse input device for optically detecting a coordinate position has in a case 2 a printed circuit board 8 mounted with the red LED 6 for emitting detection light and with a semiconductor chip 7 having a light receiving element as optical coordinate detecting means, and a control part.例文帳に追加

光学的に座標位置を検出するマウス入力装置であって、検出光を出射する赤色ＬＥＤ６や、光学的座標検出手段としての受光素子や制御部を備える半導体チップ７を実装したプリント配線基板８が、ケース体２内部に配設される。 - 特許庁

Plural projection electrodes (solder bumps) 13 for external connection on an IC chip 12 are connected electrically with a circuit board 11 via a conduction pattern 141, terminal electrode 142, conduction pattern 151 and terminal electrode 152 of flexible first and second intermediate connecting layers 14 and 15.例文帳に追加

ＩＣチップ１２における外部接続用の複数の突起電極（はんだバンプ）１３は、フレキシブルな第１、第２中間接続層１４，１５の導電パターン１４１、端子電極１４２、導電パターン１５１、端子電極１５２を介して回路基板１１と電気的に接続される。 - 特許庁

The semiconductor device has a structure, in which the electrode pad of the semiconductor chip is connected to the electrode pad of the circuit board through the conductive connecting part having at least two of bent parts and curved parts and insulation is sealed inbetween them.例文帳に追加

半導体装置は、半導体チップの電極パッドが少なくとも２つ以上の屈曲部、湾曲部を有する導電性接続部を介して回路基板の電極パッドに接続し、かつ両者の間に絶縁性封止部が封入された構造となっている。 - 特許庁

To provide an LSI constitution that can reduce LSI power consumption by reducing a stray capacity for buses of the one chip LSI that is provided with a plurality of circuit blocks that transfer data via at least one bus and the buses that are in parallelly connected with the above-mentioned one bus.例文帳に追加

少なくともバスと、それぞれ前記バスに並列に接続され前記バスを介してデータ転送を行う複数の回路ブロックが設けられる１チップのＬＳＩにおいて、バスの寄生容量を低減してＬＳＩの消費電力を低減できる構成を提供する。 - 特許庁

The probe card 1 brings second probe needles 30a-30d made of a metallic material harder than first probe needles 29a-29d to pads 32A-32D of a semiconductor integrated circuit chip 32 to be measured to break oxide films on the surfaces of the pads.例文帳に追加

このプローブカード１は、第１のプローブ針２９ａ〜２９ｄよりも高硬度の金属材料で作製された第２のプローブ針３０ａ〜３０ｄを、測定対象の半導体集積回路チップ３２のパッド３２Ａ〜３２Ｄに接触させることで、このパッド表面の酸化膜を破壊する。 - 特許庁

When forming a patterned gate layer 140a in a memory region 1000 in advance prior to forming the insulation layer 270 on the entire surface of a semiconductor substrate, a patterned gate layer 140c which will become a dummy circuit is formed in the periphery of the chip 900.例文帳に追加

半導体基板上に全面的に絶縁層２７０を形成する前に、予め、メモリ領域１０００にパターニングされたゲート層１４０ａを形成する際に、チップ９００の外周部に、同様に、ダミー回路となる、パターニングされたゲート層１４０ｃを形成する。 - 特許庁

To prevent generation of needle-shaped protrusions on solder alloy in joining a semiconductor-device element to a circuit substrate by flip-chip mounting with a solder alloy, mainly composed of Sn, to respond to being free from Pb, and to suppress soft error due to α ray.例文帳に追加

Ｐｂフリー化に対応してＳｎを主体としたハンダ合金でフリップチップ接合を行うにあたり、回路基板上に半導体素子を接合した際のハンダ合金に生じる針状の突起物の発生を防止し、且つα線によるソフトエラーを抑止する。 - 特許庁

To shorten transfer time of relief information for relieving defect of redundant memory, and disconnect period of an electric fuse while suppressing increase of a circuit area in a semiconductor device in which a defect cell in a chip contains a self-repairable system.例文帳に追加

チップ内の不良セルが自己修復可能なシステムを含む半導体装置において、回路面積の増加を抑制しつつ、冗長メモリの不良を救済するための救済情報の転送時間、および電気ヒューズの切断時間を短縮する。 - 特許庁

The design 102a is irradiated from the rear face with light by a light source 111, an artificial retina chip 12 detects the edges of the design 102a through the transmitted light, and a knowledge processing circuit 13 processes the information on the shape, area and existence of the watermark to discriminate whether the paper money is authentic or not.例文帳に追加

光源１１１により透かし模様１０２ａに背面より光を照射し、その透過光により人工網膜チップ１２で透かし模様１０２ａのエッジを検出し、知識処理回路１３で、紙幣の真贋判別のための透かし画像の形状、面積、とその有無の情報を処理する。 - 特許庁

To hold a stable state during a wait by reducing a leak current during the wait without increasing a chip area and deteriorating characteristics in operations in a semiconductor integrated circuit using a low threshold device in which a high-speed operation is made possible by a low power supply voltage.例文帳に追加

低電源電圧で高速動作が可能な低しきい値デバイスを用いた半導体集積回路において、チップ面積増大や動作時の特性劣化を招くことなく待機時のリーク電流を削減し、待機時の安定状態を保持する。 - 特許庁

The reliability of the multiple printed circuit board is improved, so that delaminations between an inter layer resin insulation layer 50 and a core substrate 30, and the interlayer resin insulation layer 50 and the IC chip near the corner are prevented, also the cracking in the inter layer insulation layer 50 is prevented.例文帳に追加

このため、角部の近傍で、コア基板３０と層間樹脂絶縁層５０、ＩＣチップと層間樹脂絶縁層５０との剥離、及び、層間樹脂絶縁層５０でのクラックの発生を防ぎ、多層プリント配線板の信頼性を向上させる。 - 特許庁

When the pixel data are 0 on all the pixel data for the one line by the transmitting off-signal, the transmitting signals CK1 and CK2 based on the transmitting signals CKS, CK1R, CK1C, CK2R and CK2C are not outputted to the LED chip 40 by a transmitting inhibiting circuit 106.例文帳に追加

転送オフ信号により、１ライン分のすべての画素データについて画素データが０のときは、転送禁止回路１０６によりＬＥＤチップ４０に転送信号ＣＫＳ，ＣＫ１Ｒ，ＣＫ１Ｃ，ＣＫ２Ｒ，ＣＫ２Ｃに基づく転送信号ＣＫ１，ＣＫ２が出力されないようにする。 - 特許庁

To carry out failure inspection with high precision or high efficiency based on an actual failure or carry out layout in consideration of physical information of a mask pattern and the actual results of cells or functional blocks within a chip of a semiconductor integrated circuit, to contribute to reduction of failures such as initial failures, etc.例文帳に追加

半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。 - 特許庁

To provide an image sensor which comprises a light receiving element array and an A/D conversion circuit in a single IC chip, wherein it can be intended to efficiently execute such a high functional process as materializing a zoom-up function, and to make compact the image sensor, and increase its speed and accuracy.例文帳に追加

単一のＩＣチップに受光素子アレイとＡ／Ｄ変換回路とを備えるイメージセンサにおいて、ズームアップ機能を実現するなど高機能な処理を効率良く実行できるようにすること、及びイメージセンサの小型化，高速化，高精度化を図ること。 - 特許庁

To provide a method of manufacturing a component mounting substrate in which an electronic component such as an IC chip is mounted on a substrate inexpensively and a circuit is prevented from short-circuiting as terminals of a conduction portion are electrically connected to each other with polymer conductive ink when the electronic component is mounted.例文帳に追加

低コストで基板にＩＣチップなどの電子部品を実装することが可能であり、電子部品の実装時にポリマー型導電インクによって導電部の端子間が電気的に接続され、回路がショートすることを防止する部品実装基板の製造方法を提供する。 - 特許庁

To provide an electronic component with a lead terminal capable of preventing a solder connection part etc. from moisture, corrosive atmosphere, short circuit caused by metal debris intrusion into a substrate, and salt damage by use of low-viscosity coating agent even when being mixedly mounted with surface-mounting electronic components (chip components).例文帳に追加

表面実装される電子部品（チップ部品）と混載して実装される場合であっても、低粘度のコーティング剤を用いて、半田付け接続部等を湿気、腐食性雰囲気、金属破片の基板内侵入による短絡、塩害から保護することが可能なリード端子付き電子部品を提供する。 - 特許庁

A compound circuit board 2, on which a module 4 on which a bear chip IC5 is assembled directly is mounted by a ball grit array 6, is provided with the module 4 and the ball grid array 6 being covered by thermal conductive resin 3 containing a filler such as ceramics.例文帳に追加

ベアチップＩＣ５を直接実装したモジュール４をボールグリットアレイ６により搭載した複合回路基板２において、セラミックス粉等のフィラーを含有した熱伝導性樹脂３でモジュール４及びボールグリットアレイ６を被覆する。 - 特許庁

A selector 150 is arranged inside an LSI chip 100, and a plurality of signals S1 and S5 are monitored by time sharing by switching the selector 150 by using an existing control signal (ENABLE) for switching operation of an inside circuit (a compression comparator 130).例文帳に追加

ＬＳＩチップ１００の内部にセレクタ（１５０）を設け、内部回路（圧縮比較器１３０）の動作を切り替えるための、既存の制御信号（ＥＮＡＢＬＥ）を用いてセレクタ（１５０）を切り替え、複数の信号（Ｓ１，Ｓ５）を時分割でモニタする。 - 特許庁

The single chip display processor is constituted of a dynamic random access memory (DRAM) storing at least one of graphic pixel data and video pixel data and a pixel data unit (PDU) for processing the pixel data and is integrated on the same integrated circuit (IC) as the DRAM.例文帳に追加

グラフィック画素データとビデオ画素データの少なくとも１つを記憶するダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、画素データを処理するための画素データユニット（ＰＤＵ）とから構成され、ＤＲＡＭと同じ集積回路（ＩＣ）チップに集積される。 - 特許庁

A bypass capacitor 12 corresponding to the size of a buffer 11 for clock supply is arranged adjacent to the buffer 11 between the power source and the ground of the buffer 11 placed right before the flip flops(FFs) 13, 14 and 15 formed on a semiconductor circuit chip.例文帳に追加

半導体集積回路チップ上に形成されるフリップフロップ（ＦＦ）１３，１４，１５の直前に配置されるクロック供給用バッファ１１の電源とグランド間に、クロック供給用バッファ１１と隣接させてこのバッファサイズに応じたバイパスコンデンサ１２を配置する。 - 特許庁

A micro controller control chip 23 recognizes a header part of the signal by a decoding circuit based on the current generated by the photodiode 22 to output a starting signal for starting a micro controller 24 whose power is interrupted.例文帳に追加

マイクロコントローラ制御チップ２３は、フォトダイオード２２が発生した電流に基づいて信号のヘッダー部分をデコード処理回路によって認識し、電源遮断されたマイクロコントローラ２４を起動するための起動信号を出力する。 - 特許庁

In some embodiments, the interconnect layer may include an array of bonding interconnects 104A configured to provide electrical communication between the chip and a printed circuit board and reinforcement interconnects 104B arranged around an outermost row of the array of bonding interconnects.例文帳に追加

一部の実施形態において、相互接続層は、前記チップと印刷回路基板との間での電気通信を提供するように構成された結合インターコネクト１０４Ａのアレイと、該結合インターコネクトのアレイの最も外側の行の周りに配置された補強インターコネクト１０４Ｂとを含み得る。 - 特許庁

To reduce the amount of resin burr due to the leakage of a sealing resin and further to prevent the occurrence of disconnection due to collapse of the wiring layer in a semiconductor device having a structure where the sealing resin for sealing a semiconductor chip is molded on a circuit board.例文帳に追加

回路基板上に半導体チップを封止するための封止樹脂をモールド成形した構成の半導体装置において、封止樹脂の漏れ出しによる樹脂バリ量を低減し、さらに配線層の潰れによる断線の発生を防止する。 - 特許庁

To provide a liquid crystal display device providing reflection electrodes on not only a liquid crystal element part but also its peripheral circuit parts, finishing them up to a flat and mirror surface, having low power consumption, a small chip area and high reliability, minimally suppressing capacity of a video line and having the divided video lines.例文帳に追加

液晶素子部分ばかりでなくその周辺回路部分も反射電極を設け、平坦かつミラー面に仕上げ、低消費電力および、チップ面積が小さく、且つ信頼性が高く、ビデオ線の容量を最小限に抑え、かつ分割したビデオ線を有する液晶表示装置を提供する。 - 特許庁

Thus, the contact member 40 electrically connects at the shortest distance between a plurality of first pads 22 of an IC chip 30 keeping in contact with the first contact section 43 and a second pad 72 on a printed circuit board 70 keeping in contact with the second contact section 45.例文帳に追加

そのため、実装状態においては、コンタクト部材４０は、第１の接触部４３に接触するＩＣチップ３０の複数の第１のパッド２２と、第２の接触部４５に接触するプリント回路基板７０上の第２のパッド７２との間を最短距離で電気的に接続する。 - 特許庁

To provide a surface emitting laser and a photodiode both of which can be mounted firmly even when they are mounted by flip-chip bonding and can be modulated at high speeds, and to provide methods of manufacturing the laser and photodiode and a photoelectric combination circuit using them.例文帳に追加

フリップチップボンディングによる実装を行っても、強固に実装することができるとともに、高速変調を可能とした面発光レーザ及びフォトダイオード及びそれらの製造方法及びそれらを用いた光電気混載回路を提供する。 - 特許庁

In addition, by connecting the inner heat conductive film 8 and a metallic ball 6 as an outer connection terminal through a metallic wire 9, the heat generated on the semiconductor chip 1 can be diffused effectively or discharged outside the semiconductor device of the printed circuit board and the like.例文帳に追加

また内層樹脂膜４の内部の熱伝導膜８と外部接続端子である金属ボール６と金属配線９で接続することにより半導体チツプ１上で発生した熱を効果的に拡散、またはプリント基板等の半導体装置外部へ放出することができる。 - 特許庁

In the method of manufacturing a semiconductor device, the insulating substrate having metal circuit layers on both surfaces is soldered onto the base 108, and when the semiconductor chip is joined onto the insulating plate, the insulating substrate is soldered to the base while fixing the base by a soldering jig 109.例文帳に追加

半導体装置の製造方法は、両面に金属回路層を有する絶縁基板をベース１０８上にはんだ接合し、該絶縁基板上に半導体チップを接合する際に、前記ベースをはんだ付け用治具１０９に固定した状態で、該ベースに前記絶縁基板をはんだ接合することを特徴とする。 - 特許庁

This ASIC is provided with a delay monitor circuit constituted by serially connecting plural clock drivers having the same constitution as that of a standard clock driver to be used in the same chip and the clock drivers whose drive capabilities can be corrected.例文帳に追加

ＡＳＩＣにおいて、同一チップ内で使用される標準的なクロックドライバと同一の構成を有する複数のクロックドライバを直列に接続して構成される遅延モニタ回路と、ドライブ能力が補正可能なクロックドライバとを備える。 - 特許庁

Then the probe card 1 is moved in the direction of the arrangement of semiconductor integrated circuits of a wafer to bring the first probe needles 29a-29d having a higher electrical conductivity than the second probe needles 30a-30d into contact with the pads of the semiconductor integrated circuit chip 32.例文帳に追加

その後、このプローブカード１を、ウエハの半導体集積回路の配列方向に移動させて、第２のプローブ針３０ａ〜３０ｄよりも導電性が高い第１のプローブ針２９ａ〜２９ｄを半導体集積回路チップ３２のパッドに接触させる。 - 特許庁

After receiving an external power supply Vdd and a battery power supply Bat, all power is normally supplied from the external power supply to the single chip, and power is supplied from the battery power supply only to the oscillating circuit and the RTC part 11 during the stop of the external power supply.例文帳に追加

この単一チップに外部電源Ｖｄｄ及び電池電源Ｂａｔを受けて、通常時は前記外部電源により全ての電力が供給されるとともに、外部電源の停止時は、発振回路及びＲＴＣ部１１にのみ電池電源から電力供給する。 - 特許庁

The ion isolation area 32 brings a PSG film 13 being an interlayer isolation film into contact with the silicon board 10 through a groove 33 formed on a silicon oxidation film 12, and traverse diffusion to the circuit element area 31 of the alkali ion intruded from a chip edge 21 to the oxidation films 11, 12 is suppressed.例文帳に追加

イオン遮断領域３２は、層間絶縁膜であるＰＳＧ膜１３を、シリコン酸化膜１２に形成した溝３３を介してシリコン基板１０に接触せたもので、チップエッジ２１から酸化膜１１，１２に侵入するアルカリイオンの回路素子領域３１への横方向拡散を抑制する。 - 特許庁

To provide a CSP semiconductor device of a structure in high integration wherein a semiconductor chip and an insulating substrate can be connected to each other while eliminating the need for high pressure or high temperature, and a circuit element can be formed as far as under an electrode pad or the vicinity thereof.例文帳に追加

ＣＳＰタイプの半導体装置において、半導体チップと絶縁性基板との接続時に大きな圧力や高い温度を印加することなく接続し、電極パッドの下やその近傍まで回路素子を形成することができ、高集積化し得る構造の半導体装置を提供する。 - 特許庁

To provide a novel semiconductor chip mounting method which can avoid a problem such as an improper connection between bump electrodes of a printed circuit board and terminals of semiconductor chips in a simple step and at low cost, and also to provide a mounting sheet used for embodying the method.例文帳に追加

工程が単純で、コストが掛らず、しかもプリント配線基板のバンプ電極と半導体チップの端子との接続不良等の問題を生じることのない新規な半導体チップ実装方法及びその方法の実施に用いる装着用シートを提供する - 特許庁

This semiconductor device 10 has many electrode pads 14 arranged on the top surface of a semiconductor chip 2 with an integrated circuit formed thereon, and an insulating film 16, which covers the periphery of each pad 14 and has openings 16a exposing the inside thereof.例文帳に追加

集積回路が形成された半導体チップ(２)の上面に多数の電極パッド（１０）を列設し、その半導体チップ（２）の上面に、各電極パッド（１４）の周縁部を被覆し、その内側を露出させるように開口部（１６ａ）を設けた絶縁膜（１６）が形成されている。 - 特許庁

When a resistance ladder-type digital/analog converter is laid out on a semiconductor integrated circuit chip, the unit resistors 10 and the switched 14 are arranged alternately on the same line, and the unit resistors 10 are connected together with metal wirings 13 to form a resistance ladder.例文帳に追加

抵抗ラダー型ディジタル／アナログ変換器を半導体集積回路チップにレイアウトする上で、単位抵抗１０とスイッチ１４とを同一ライン上で交互に配置し、単位抵抗１０の間を金属配線１３により接続して抵抗ラダーを構成するする。 - 特許庁

A light-emitting element array 11, where a light-emitting element 6 is inserted in a light-emitting element through hole provided on a silicon substrate, a semiconductor calculation circuit chip 17, and a glass substrate 16 comprising a diffraction-type optical element, are provided.例文帳に追加

光情報処理装置を、シリコン基板に設けた発光素子用貫通穴に発光素子６を挿入して形成した発光素子アレイ１１と、半導体演算回路チップ１７と、回折型光学素子を備えた回折型光学素子付ガラス基板１６とからなる構成とする。 - 特許庁

Then, by heating at least a part of the semiconductor chip 10 and the wiring circuit board 1 to such a temperature that the resin compositions 6, 6A and 6B for the sealing filler, the voids inside the resin compositions 6, 6A and 6B for the sealing filler are eliminated.例文帳に追加

次いで、封止充填剤用樹脂組成物６、６Ａ、６Ｂを溶融し得る温度に半導体チップ１０及び配線回路基板１の少なくとも一部を加熱することにより、封止充填剤用樹脂組成物６、６Ａ、６Ｂ内のボイドを消失させる。 - 特許庁