「circuit chip」に関連した英語例文の一覧と使い方(111ページ目) - Weblio英語例文検索

Related to an IC chip where an integrated circuit 2 is formed on a main front surface side of a semiconductor substrate 1, a part or the entire region of the rear surface of the semiconductor substrate 1 which corresponds to the integrated circuit 2 is covered with a protective film, while the protective film comprises a polishing agent (boron nitride particle) and a binder which allows the polishing agent to stick to the semiconductor substrate 1.例文帳に追加

半導体基板１の主表面側に集積回路２の形成されたＩＣチップにおいて、半導体基板１の裏面のうち集積回路２に対応する領域の一部または全域は保護膜１０によって覆われ、この保護膜１０は、研磨材（窒化ホウ素粒子１１）とこの研磨材を半導体基板１に付着させるためのバインダーとからなる。 - 特許庁

This video signal converting device which converts an analog video signal into a digital video signal has a synchronous separation circuit 28 that is provided with a sink chip clamping circuit which performs bit expansion of an MSB of an original signal so that the lowest level of the digital video signal can be a prescribed level and shifts a signal level in accordance with the level difference between a signal that undergoes bit inversion and the original signal.例文帳に追加

アナログ映像信号をデジ夕ル映像信号に変換する映像信号変換装置は、デジタル映像信号の最低レベルが所定のレベルとなるように、元の信号のＭＳＢをビット拡張し、ビット反転した信号と元の信号とのレベル差に応じて信号レベルをシフトするシンクチップクランプ回路を備えた同期分離回路２８を有する。 - 特許庁

The self-check of incorporation is started by a command of a CPU 12, and the test results of the memory 11 and a logic circuit group 13 are read from the memory checking compressor 17 and the logic circuit checking compressor 15 and compared respectively with expected values stored beforehand in the memory 11 to diagnose the result inside the one-chip microcomputer 10.例文帳に追加

そして、ＣＰＵ１２の指令により組み込み自己検査を起動し、メモリ１１および論理回路群１３のテスト結果をメモリ検査用圧縮器１７および論理回路検査用圧縮器１５から読み出して、１チップマイクロコンピュータ１０内部において、あらかじめメモリ１１に記憶されている期待値とそれぞれ比較し結果診断を行う。 - 特許庁

The circuit section 23 for the apparatus body is a circuit section to serve a substantial function of the electronic apparatus, and the high frequency module 21 is configured to include: an RF transceiver section; a baseband processing section; and a ROM for storing a BD address and a default value of RF performance information, which are integrated in a one-chip IC for a communication function.例文帳に追加

機器本体用回路部２３は、電子機器本来の機能を果たすための回路部であり、高周波モジュール２１は、通信機能のための１チップＩＣ内にＲＦトランシーバ部、ベースバンド処理部、及び、ＢＤアドレス及びＲＦ性能情報のデフォルト値が格納されたＲＯＭを備えて構成される。 - 特許庁

In a substrate 61 including an IC module, an IC module 20 provided with reinforcing members 22 and 23 for reinforcing an integrated circuit 21 having an electrode 21a, on at least one of an upper surface and a lower surface of the integrated circuit 21 is mounted on a substrate 25 by a flip chip method, and a reinforcing body 65 is provided between the IC module 20 and the substrate 25.例文帳に追加

本発明のＩＣモジュールを含む基板６１は、電極２１ａを有する集積回路２１の少なくとも上面、及び下面のいずれかに集積回路２１を補強するための補強部材２２、２３を備えたＩＣモジュール２０をフリップチップ方式で基板２５に実装したＩＣモジュールを含む基板６１であって、ＩＣモジュール２０と基板２５との間に補強体６５を備えている。 - 特許庁

A printed circuit board 12; a plurality of light-emitting parts 111 provided on the printed circuit board 12 and having a base 111b, an LED chip 111a and a lens 112; and a first reflection member 113 provided around the light-emitting parts 111 and having a first reflection part 1131 and a second reflection part 1132, are provided on a backlight unit 1.例文帳に追加

バックライトユニット１に、プリント基板１２と、プリント基板１２上に設けられ、基台１１１ｂ、ＬＥＤチップ１１１ａ、およびレンズ１１２を有する複数の発光部１１１と、発光部１１１の周囲に設けられ、第１反射部材１１３１および第２反射部材１１３２を有する反射部材１１３とを設ける。 - 特許庁

To one face 21 of a sensor chip 20 are formed a humidity sensitive film 40, sensing electrodes 61 and 62 for detecting a capacity value change of the humidity sensitive film, a circuit element 200 for processing signals from the sensing electrodes, and a bump 80 as the connection electrode for electrically connecting electrodes 212 of the circuit element and a terminal electrode 15 of the substrate each other.例文帳に追加

センサチップ２０の一面２１には、感湿膜４０、該感湿膜の容量値変化を検出するためのセンシング電極６１、６２、該センシング電極からの信号を処理するための回路素子部２００、該回路素子部の電極２１２と基板のターミナル電極１５とを電気的に接続する接続用電極としてのバンプ８０が形成されている。 - 特許庁

The system is provided with a noncontact IC tag having a resonance circuit with its resonance frequency set to change due to the change in the extrinsic factor and an IC chip connected to the resonance circuit, and a detector for sensing the output level of the tag within a predetermined frequency range including a predetermined resonance frequency of the IC tag at the occurrence of predetermined change in the extrinsic factor.例文帳に追加

外的要因の変化により共振周波数が変化するように設定された共振回路と該共振回路に接続されたＩＣチップを有する非接触ＩＣタグと、所定の外的要因の変化が起きた場合の前記ＩＣタグの所定の共振周波数を含む所定の周波数区間でタグの出力レベルを感知する検出器とを備えている。 - 特許庁

To obtain a piezoelectric oscillator comprising a piezoelectric oscillator and a chip-like circuit component constituting an oscillation circuit mounted on a surface mounting printed board in which the occupation area of the entire piezoelectric oscillator is prevented from increasing or is decreased by eliminating the need for enlarging the area of the printed board even if the number of components to be mounted on the printed board is increased.例文帳に追加

表面実装用プリント基板上に、圧電振動子と、発振回路を構成するチップ状の回路部品とを搭載した圧電発振器において、プリント基板上に搭載すべき部品点数が増大したとしても、プリント基板の面積を拡大する必要をなくして圧電発振器全体の占有面積の増大を防止し、或は該占有面積を減少させることができる。 - 特許庁

A trigger current Itr for determining measurement timing is created on a sampler chip 11 by a signal current Is to be measured, and a comparator circuit 20 outputs an SFQ pulse when the current sum of a feedback current If and the like in trigger current Itr input is larger than the threshold of the comparator circuit 20.例文帳に追加

測定タイミングを決定するトリガー電流Ｉｔｒを、被測定信号電流Ｉｓよりサンプラーチップ１１上で作り、コンパレータ回路２０は、トリガー電流Ｉｔｒ入力時のフィードバック電流Ｉｆ等の電流和が、コンパレータ回路２０の閾値より大きければ、ＳＦＱパルスを出力する。 - 特許庁

To provide a power supply voltage drop simulation method for a semiconductor integrated circuit, capable of simulating the drop of power supply voltage due to resistance of a power supply wire in a semiconductor integrated circuit before layout design in a short time so as to reduce the design processing cost and heighten the accuracy of estimating the chip size at the initial stage of design.例文帳に追加

レイアウト設計前に半導体集積回路内部の電源配線の抵抗による電源電圧のドロップを短時間でシミュレーションすることができ、設計処理コストの低減化と、設計初期段階でのチップサイズの見積りの高精度化を図ることができる半導体集積回路の電源電圧ドロップ・シミュレーション方法を提供する。 - 特許庁

To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.例文帳に追加

フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁

The circuit board 1, on which electrode pads 20 of the semiconductor chip 2 are connected to the connecting terminal sections 12 of a conductive pattern 11 is formed as a molded item and the connecting terminal sections 12 of the conductive pattern 11 are provided on projections 15, formed on the circuit board 1.例文帳に追加

回路基板１上に導電パターン１１における接続端子部１２に半導体チップ２の電極パッド２０が接続されたものにおいて、回路基板１は成形品として形成されたもので、導電パターン１１における接続端子部１２は回路基板１に形成されている突部１５上に設けられている。 - 特許庁

On a test facilitating circuit interior substrate 10c, which is one of the core substrates, a socket 122 with a DUT 121 as a test-target integrated circuit being attached thereto is mounted, and a pogo pin 1220 disposed in the socket 122 comprises passive elements such as an impedance matching chip resistor 1224 and an inductor 1225.例文帳に追加

そのコア基板の１つであるテスト容易化回路内装基板１０ｃには、テスト対象の集積回路であるＤＵＴ１２１を装着するソケット１２２が搭載されており、また、そのソケット１２２内に設けられたポゴピン１２２０には、インピーダンス整合用のチップ抵抗１２２４、インダクタ１２２５などの受動素子が設けられている。 - 特許庁

A circuit module, which includes at least one application specific integrated circuit (ASIC) 504 and a plurality of vertical cavity surface-emitting laser (VCSEL) array module 520, is formed by using a standard ceramic or organic multi-chip module (MCM) package substrate 500 , thereby, the element of a high density, having a foot print is attained.例文帳に追加

少なくとも１つの特定用途向け集積回路（ASIC）504及び複数の垂直共振器型面発光レーザ（VCSEL）アレイモジュール520を含む回路モジュールが、標準的なセラミック又は有機マルチチップモジュール（MCM）パッケージ基板500を使用して形成され、その結果として小さなフットプリントを有する高密度の素子が得られる。 - 特許庁

In a semiconductor device typified by a non-contact ID chip, by inputting an alternating signal inputted from an antenna to a charge pump circuit as it is or through a logic circuit, a charge pump can operate with such a stabilized frequency that a clock frequency is not affected by variations of elements and the ambient temperature, so that a stabilized boosting becomes possible.例文帳に追加

非接触型ＩＤチップに代表される半導体装置において、アンテナから入力された交流信号をそのまま、または論理回路を介して、チャージポンプ回路に入力することによって、クロック周波数が素子のばらつきや、周囲温度の影響をうけない安定した周波数で、チャージポンプが動作可能になり、安定な昇圧が可能になる。 - 特許庁

For a semiconductor device having semiconductor elements 11 flip-chip bonded onto a circuit board 13 with conductive bumps 15 formed on their terminal electrodes 12, even together with a plurality of insulating bumps 17 which do not take part in electric connections of the semiconductor elements 11 are bonded to the circuit board 13.例文帳に追加

半導体素子１１の端子電極１２に導電性バンプ１５を形成して半導体素子１１を回路基板１３上にフリップチップ接続する半導体装置において、電気的な接続には関与しない複数個の絶縁性バンプ１７でも半導体素子１１と回路基板１３とが接合されている半導体装置である。 - 特許庁

The drive chip 100 comprises a base body 110 including a drive circuit formed internally, conductive bumps 120 formed in more than four rows on one side of the base body with each row being arranged along the longitudinal direction of the base body, and conduction wiring 130 formed on one side of the base body and connecting the drive circuit electrically with the conductive bump.例文帳に追加

駆動チップ１００は、内部に形成された駆動回路を含むベース本体１１０、ベース本体の一面に４列以上に形成され、各列はベース本体の長手方向に沿って配列される導電バンプ１２０、ベース本体の一面に形成され駆動回路と導電バンプを電気的に接続する導電配線１３０を含む。 - 特許庁

A semiconductor wafer partitioned into a plurality of chip domains in which a semiconductor integrated circuit is formed respectively, and having a plurality of electrodes connected electrically to the semiconductor integrated circuit and formed on a main surface, is prepared, and tips of a plurality of contact terminals are brought into contact with the plurality of electrodes by using a probe card having the plurality of contact terminals contactable with the plurality of electrodes.例文帳に追加

複数のチップ領域に区画され、各々には半導体集積回路が形成され、主面上に半導体集積回路と電気的に接続する複数の電極が形成された半導体ウエハを用意し、複数の電極に接触可能な複数の接触端子を有するプローブカードを複数の接触端子の先端を複数の電極に接触させる。 - 特許庁

With the part of a circuit board 1 comprising a low-dielectricity body 5 of different dielectric constant, a wiring width W is widened in the region of low-dielectricity body 5, so that the impedance matching at the joint point between a semiconductor chip 6 and the circuit board 1 is easily performed for adjustment of impedance mismatching, resulting in reduced loss due to impedance mismatching.例文帳に追加

回路基板１の一部を誘電率の異なる低誘電体５にて構成し、誘電率の異なる低誘電体５の領域で配線幅Ｗを拡張して変更することにより、半導体チップ６と回路基板１との接合箇所におけるインピーダンス合わせを容易に行い、インピーダンスの不整合を調整して、インピーダンスの不整合による損失を低減する。 - 特許庁

An input inverting buffer circuit 12 and a clock half period delay circuit 13 that delay each input signal such as the start pulse signal SP, the video data signals R, G, B and the clock signal CK propagated through the LSI chips 1,..., by a half period of the clock signal CK and provide the output of them are provided to each source driver LSI chip 1.例文帳に追加

ソースドライバＬＳＩチップ１…に縦続して伝搬されるスタートパルス信号ＳＰ、映像データ信号Ｒ・Ｇ・Ｂ、クロック信号ＣＫを、これら各入力信号に対してクロック信号ＣＫの半周期分を遅延させて出力させる入力反転バッファ回路１２及びクロック半周期遅延回路１３が各ソースドライバＬＳＩチップ１…に設けられている。 - 特許庁

The non-contact data receiving/transmitting body 10 having a conductive circuit comprising an IC chip 13 and an antenna body 14 disposed on a base material 11 in advance is provided with a conductive part 15 added to the conductive circuit by using conductive ink by an ink jet method.例文帳に追加

本発明に係る非接触型データ受送信体１０は、基材１１上に予めＩＣチップ１３とアンテナ体１４からなる導電回路が配設されている非接触型データ受送信体であって、前記導電回路に対してインクジェット法により導電性インクを用いて増設された導電部１５を備えている。 - 特許庁

To enhance reliability of electrical characteristics by suppressing interfacial exfoliation of a circuit pattern and a conductive adhesive in a surface mounting LED where an LED chip is mounted on the circuit pattern formed on the bottom face of a recess provided in a substrate through the conductive adhesive and then sealed with sealing resin.例文帳に追加

本発明は、基板に設けられた凹部の底面に形成された回路パターン上に導電性接着剤を介してＬＥＤチップを実装して封止樹脂で封止した表面実装型ＬＥＤにおいて、回路パターンと導電性接着剤との界面剥離を抑制して電気的特性の信頼性向上を図る。 - 特許庁

This voltage regulator is provided with a current limit control circuit 9 which cuts off the output signals transmitted from a current limit circuit 8 limiting the output current to an output transistor Tr 2 for a prescribed time Ta after a chip enable signal CE is inputted to activate an arithmetic amplifier 3 that controls the operation of the Tr 2.例文帳に追加

出力トランジスタ２の動作制御を行う演算増幅器３を活性化状態にするチップイネーブル信号ＣＥが入力されてから所定時間Ｔａの間、出力トランジスタ２に対して出力電流の制限を行う電流制限回路８からの出力信号を遮断する電流制限制御回路９を備えるようにした。 - 特許庁

A transmission line composing the diplexer, the switch circuit, the low-pass filter, and the notch filter, and a portion of a capacity are installed in a dielectric laminated substrate, and a switch element such as a PIN diode and a GaAs switch composing a portion of the switch circuit, and chip parts such as a resistor, a capacity, and an inductor are mounted on the dielectric laminated substrate.例文帳に追加

ダイプレクサ、スイッチ回路、ローパスフィルタおよびノッチフィルタを構成する伝送線路および容量の一部を誘電体積層基板に内蔵し、スイッチ回路の一部を構成するPINダイオードやＧａＡｓスイッチなどのスイッチ素子、および抵抗、容量、インダクタなどのチップ部品を誘電体積層基板上に搭載している。 - 特許庁

To provide a circuit structure that can improve adhesiveness of a coating layer so that a functional card cannot be easily disassembled or an IC chip cannot be taken out easily without changing the kind of the resin film base material or an adhesive and without degrading the workability, the functional card equipped with it, a manufacturing method of the circuit structure, and a manufacturing method of the functional card.例文帳に追加

樹脂フィルム基材や接着剤の種類を変更することなく、作業性を悪化させることなく、機能カードを容易に分解することができないように、またはＩＣチップを容易に取り出すことができないように外装層の接着性を向上させることが可能な回路構成体、それを備えた機能カード、回路構成体の製造方法および機能カードの製造方法を提供することである。 - 特許庁

An input voltage generating/external output voltage generating circuit 5 is provided in a semiconductor device, and a voltage of pads 3A-0 and 3B-0 corresponding to power supply pin terminals 2A-0 and 2B-0 is detected, and then the insertion direction of the semiconductor device is specified according to the detected result and a correct voltage is given to a chip inside circuit 6.例文帳に追加

入力電圧発生／外部出力電圧発生回路（５）を装置内部に設け、電源供給ピン端子（２Ａ−０，２Ｂ−０）に対応するパッド（３Ａ−０，３Ｂ−０）の電圧を検出し、その検出結果に基いて半導体装置の挿入方向を特定し、正しい電圧をチップ内部回路（６）へ与える。 - 特許庁

A crystal oscillator 27 electrically connected to an integrated circuit 24 accommodated in a recess section 22 and arranged so as to cover the top surface of the recess section 22 has a configuration in which bases 21 are made substantially equal in size and chip capacitors 23a and 23b electrically connected to the integrated circuit 24 are attached to the crystal oscillator 27 side.例文帳に追加

凹部２２内に収納された集積回路２４と電気的に接続されるとともに凹部２２の天面側に被せられた水晶振動子２７は、基台２１の大きさを略等しくするとともに、集積回路２４と電気的に接続されたチップコンデンサ２３ａ，２３ｂを水晶振動子２７側へ装着する構成としたものである。 - 特許庁

To reduce the size and cost of an optical module and to improve the mass productivity of the module by more effectively improving the efficiency of signal light coupling between an optical waveguide element and an optical waveguide circuit of which signal light incidence/exit end faces are opposed to each other through a gap in an integrated optical module packaging an optical waveguide element on an optical waveguide circuit platform by a flip- chip mounting.例文帳に追加

光導波路回路プラットフォーム上に光導波路素子がフリップチップ実装された集積光モジュールにおいて、空隙を挟んで信号光の入出射端面が対向する光導波路素子〜光導波路回路間の信号光結合効率を、従来より効果的に改善し、光モジュールの小型化・低コスト化・量産性向上を実現する。 - 特許庁

This device 1 is composed of a circuit pattern and a solder ball mounting lands 3, 3,... which are made on a board, and a solder ball mounting land 5 of normal size which is made in larger area than a normal size of land 3 for mounting solder ball, in a region 4 where a semiconductor integrated circuit chip is mounted, at the center of the board 2.例文帳に追加

半導体集積回路装置１は、基板２に回路パターンと半田ボール搭載ランド３、３、…と、基板２の中央部で半導体集積回路チップが搭載される領域４に、通常の大きさの半田ボール搭載ランド３より大きな面積に形成した半田ボール搭載ランド５とから構成される。 - 特許庁

To provide a semiconductor storage device in which a fuse for carrying out inner voltage adjustment or timing adjustment after manufacturing operates normally even if a failure such as a short circuit with potential which should not be connected originally occurs, and a chip area of the whole circuit for determining a fuse state can be reduced, improving reliability on the determination of the breakage or non-breakage of the fuse.例文帳に追加

製造後の内部電圧調整またはタイミング調整などを行うためのヒューズが、本来接続されるべきでない電位に短絡されるような故障が発生した場合においても正常に動作するとともに、ヒューズの破壊または非破壊の判定に対する信頼度を向上しつつ、ヒューズを判定するための回路全体のチップ面積を低減できる半導体記憶装置を提供する。 - 特許庁

In read or write operation, in a freeze releasing circuit 60 in a semiconductor memory device, when a row-act signal /ROWACT is not activated in the prescribed period decided by a trailing edge delay circuit DL10 after a chip enable-signal/CE is made an H level, a freeze reset signal /FREEZRST is outputted from a logic gate L14 after the elapse of the prescribed period.例文帳に追加

書込または読出動作時、半導体記憶装置内のフリーズ解除回路６０において、チップイネーブル信号／ＣＥがＨレベルとなったのち、後縁遅延回路ＤＬ１０にて決定される所定期間中にロウアクト信号／ＲＯＷＡＣＴが活性化されない場合、所定期間経過後に論理ゲートＬ１４からフリーズリセット信号／ＦＲＥＥＺＲＳＴが出力される。 - 特許庁

The IC chip 7 and the wire 9 are wrapped by a sealing resin 15, e.g. epoxy resin, wherein a polyamide based resin exhibiting better adhesion to the circuit board 6 than the sealing resin 15 is interposed, as an adhesion resin 14, between the circuit board 6 and the sealing resin 15.例文帳に追加

これらＩＣチップ７及びワイヤ９は、エポキシ樹脂等よりなる封止用樹脂１５にて包み込むように封止されているが、回路基板６と封止用樹脂１５との間には、封止用樹脂１５よりも回路基板６との密着性の良いポリアミド系樹脂等よりなる密着用樹脂１４が介在されている。 - 特許庁

The field sequential system drive circuit, that consists of an analog/digital converter circuit that converts at least a video signal consisting of R, G, B signals into digital signals, of a field memory to which the converted digital signal is written by each field, and of a field sequential control circuit controlling a color decoder, the analog/digital converter circuit and the field memory, is integrated into one chip.例文帳に追加

少なくとも、ビデオ信号からＲ、Ｇ、Ｂの映像信号に分割された映像信号をデジタル信号に変換するＡ／Ｄ変換回路と、変換されたデジタル信号を１フィールド毎書込むフィールドメモリと、カラーデコーダ、Ａ／Ｄ変換回路、フィールドメモリを制御するフィールドシーケンシャル制御回路で構成されるフィールドシーケンシャル方式駆動回路を１チップに集積したフィールドシーケンシャル方式駆動回路用集積回路とする。 - 特許庁

The manufacturing method of the semiconductor device includes a process for bonding the protective adhesive tape to a circuit face side in a chip aggregate of semiconductor wafers made into pieces, bonding a fixing adhesive sheet to the back of the protection adhesive tape, forming a piece wafer assembly body where the chip aggregate is fixed to a ring frame via the fixing adhesive sheet and picking up semiconductor chips from the protective adhesive tape.例文帳に追加

本発明に係る半導体装置の製造方法は、個片化された半導体ウエハのチップ集合体の回路面側に保護用粘着テープが貼着され、さらに該保護用粘着テープの背面に固定用粘着シートが貼着され、該固定用粘着シートを介してチップ集合体がリングフレームに固定された個片化ウエハ組み立て体を形成し、各半導体チップを保護用粘着テープからピックアップする工程を含むことを特徴としている。 - 特許庁

Provided are an on-chip data scrubbing device including an error correction circuit which performs data scrubbing within a chip of a semiconductor memory device and a method thereof, a refresh method of the memory device comprising the steps of performing at least one refresh without scrubbing on a corresponding portion of the memory device and performing at least one refresh with scrubbing on a corresponding portion of the memory device.例文帳に追加

半導体メモリ装置のチップ内部でデータ・スクラビングを行うエラー訂正回路を具備したオンチップ・データ・スクラビング装置及び方法であって、該メモリ装置のリフレッシュ方法は、メモリ装置の対応する部分について、スクラビングのない少なくとも１つのリフレッシュを行う段階と、メモリ装置の対応する部分について、スクラビングを有する少なくとも１つのリフレッシュを行う段階と、を含む。 - 特許庁

A bare chip embedded printed circuit board characterized by including an insulating substrate in which a through hole is formed, a filler material with which the inside of the through hole is filled, a bare chip embedded in the filler material so that an electrode pad formed on one plane is exposed to the surface of the filler material, and an electrode bump attached to the surface of the electrode pad.例文帳に追加

本発明は、（Ａ）基板の内部にベアチップを電極パッドが露出されるように内蔵する段階と、（Ｂ）電極パッド表面に電極バンプを形成する段階とを含むベアチップ内蔵型印刷回路基板の製造方法は、既存のベアチップの状態で進行された再配線工程が印刷回路基板の一般製造工程中で可能となり工程の単純化及び低費用のベアチップ内蔵型印刷回路基板の量産体制を構築することができる。 - 特許庁

The inverter main circuit portion 2, the inverter controlling circuit portion 3, and the current-phase sensing circuit portion 4 are integrated into the semiconductor chip 1.例文帳に追加

電動機５を駆動する交流電圧を出力するインバータ主回路部２と、センサを用いずにインバータ制御におけるパルス巾変調制御のデッドタイムに電流位相を検出する電流位相検出回路部４と、検出した電流位相から回転子の位置を知り、電動機５を駆動する電圧生成のためのパルス巾変調波形をインバータ主回路部２に出力するインバータ制御回路部３とを備え、インバータ主回路部２とインバータ制御回路部３と電流位相検出回路部４を半導体片に集積する。 - 特許庁

The present invention relates to a semiconductor cell which is provided to a semiconductor chip having a semiconductor integrated circuit, and displays a reversion number of photomask data obtained by arithmetically processing the layout layer data representing a layout of the semiconductor integrated circuit, the semiconductor cell being characterized in displaying information associated with individual revision numbers of the plurality of layout layer data constituting the photomask, and further in being electrically isolated from the semiconductor integrated circuit.例文帳に追加

本発明は、半導体集積回路を有する半導体チップに設けられ、前記半導体集積回路のレイアウトを表現するレイアウトレイヤデータを演算処理して得られたフォトマスクデータの改版数を表示する半導体セルであって、フォトマスクを構成する複数のレイアウトレイヤデータにおける個々の改定数に係る情報を表示し、更に、前記半導体集積回路と電気的に分離されたことを特徴とする半導体セルである。 - 特許庁

A gate driver includes a gate integrated circuit chip which receives inputs of at least two scanning starting signals and at least two clock control signals corresponding to one scanning starting signal, and outputs a plurality of gate-on voltages.例文帳に追加

ゲ−ト駆動部は、二つ以上の走査開始信号（ｓｃａｎｎｉｎｇ ｓｔａｒ ｔｉｎｇ ｓｉｇｎａｌ）の入力を受け、一つの走査開始信号に対応する二つ以上のクロック制御信号（ｃｌｏｃｋ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）の入力を受け、そして複数のゲ−トオン電圧（ｇａｔｅ−ｏｎ ｖｏｌｔａｇｅ）を出力するゲ−ト集積回路チップ（ｇａｔｅ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｃｈｉｐ）を含む。 - 特許庁

An optical sensor module includes base substance having a photodiode array coupled optically with a scintillator array, an FET chip which is connected electrically with the photodiode array and set on the base substance, a high density interconnection, and a flex circuit connected with a DAS system.例文帳に追加

別の一面において提供される、光センサ・モジュールは、シンチレータ・アレイに光学的に結合されたフォトダイオード・アレイを有する基体と、フォトダイオード・アレイに電気接続され且つ該基体上に設置されたＦＥＴチップと、高密度相互接続体と、ＤＡＳシステムに接続されるフレックス回路とを含んでいる。 - 特許庁

To securely supervise an undesired protrusion of wire from a bonding capillary by monitoring the presence of contact of a bonding wire and a semiconductor chip using a loop circuit when deceleration is started in the course of lowering the bonding capillary to a bonding pad.例文帳に追加

ボンディング・パッドに向けてボンディング・キャピラリを降下させる途中において、降下速度の減速を開始した際、ボンディング・ワイヤと半導体チップとの接触の有無を、ループ状回路によりモニタすることにより、ボンディング・キャピラリからのワイヤの不所望な飛び出しを確実に監視することができるワイヤ・ボンディング装置を提供する。 - 特許庁

The semiconductor integrated circuit device having a plurality of processing elements provided in one semiconductor chip comprises a latching means 23 provided at the output of each processing element and a means 27 for selecting an input source from upper/lower or left/right processing elements or a zero signal.例文帳に追加

１つの半導体チップに設けられた複数のプロセッシングエレメント２を有する半導体集積回路装置であって、前記各プロセッシングエレメントの出力に設けられたラッチ手段２３と、入力元を上下左右のいずれかのプロセッシングエレメントまたは零信号から選択して出力する選択手段２７とを備えるように構成する。 - 特許庁

An integrated circuit chip includes: a plastic substrate 101; a polymer dielectric 103 placed on the substrate 101; at least one active device 104 containing an organic semiconductor material 112 and a passive layer 114 formed between electrodes; a conductive polymer 106 and/or 108 contiguous to the at least one active device 104.例文帳に追加

集積回路チップは、プラスチックの基板１０１と、基板１０１上に配されたポリマー誘電体１０３と、電極同士の間に形成された有機半導体材料１１２および受動層１１４の少なくとも１つのを含むアクティブデバイス１０４と、少なくとも１つのアクティブデバイス１０４に隣接する導電性ポリマー１０６および／または１０８とを備えている。 - 特許庁

To provide a power supply method of a semiconductor device which can stop power supply to some semiconductor chips while protecting the internal circuit in the semiconductor device in which a plurality of semiconductor chips are loaded inside the same package, and to provide a control method of the semiconductor device, the semiconductor device and the semiconductor chip.例文帳に追加

同一パッケージ内に複数の半導体チップが搭載された半導体装置において、一部の半導体チップに対する電源供給を、その内部回路を保護しつつ停止することができる、半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップを提供すること。 - 特許庁