「circuit chip」に関連した英語例文の一覧と使い方(112ページ目) - Weblio英語例文検索

The pattern control board 3 is divided into a one-chip microcomputer 10 for determining a display mode of the respective sprite in accordance with the control command received from the lamp control board 2, and a graphic controller 12 for obtaining the drawing operation on the liquid crystal display based on operation parameters for specifying the display mode written in an instruction table TBL by a first circuit.例文帳に追加

図柄制御基板３は、ランプ制御基板２から受けた制御コマンドに基づいて各スプライトの表示態様を決定するワンチップマイコン１０と、表示態様を特定する動作パラメータが前記第１回路によって指示テーブルＴＢＬに書込まれ、書込まれた動作パラメータに基づいて、液晶ディスプレイの描画動作を実現するグラフィックコントローラ１２とに区分されて構成されている。 - 特許庁

In a semiconductor chip 50 in which an optoelectronic integrated circuit comprising a photo diode 40 having a dent part 19 defined by an interlayer insulator film in the upper part of the photo diode 40 and an NPN bipolar transistor 30, etc. is formed, in general, those parts other than a dent part 19 region on the photo diode 40 and a dicing region 21 are coated by a light-shielding film 17.例文帳に追加

その上部に層間絶縁膜からなる窪み部１９を有するフォトダイオード４０とＮＰＮバイポーラトランジスタ３０等からなる光電子集積回路が形成された半導体チップ５０において、一般的にはフォトダイオード４０上の窪み部１９領域及びダイシング領域２１以外を遮光膜１７で被覆する。 - 特許庁

To provide a TAB (Tape Automated Bonding) tape increasing the reliability in a semiconductor package manufacturing process by preventing generation of foreign matter such as Cu particles with no presence of a Cu or metal pattern layer in a sprocket hole part where friction is generated due to a drive roller in progress of assembling a panel with a drive IC (Integrated Circuit) or a chip/drive IC; and to provide a method of manufacturing the same.例文帳に追加

ドライブＩＣまたはチップ／ドライブＩＣとパネルとのアセンブリ進行時に、駆動ローラにより摩擦が発生するスプロケットホールの部位にＣｕまたは金属パターン層が存在せず、Ｃｕパーティクルなどの異物の発生を防止することによって、半導体パッケージの製造工程において信頼性を向上させることができるＴＡＢテープ及びその製造方法を提供する。 - 特許庁

The magnetic sensor device 1 is composed by integrating, in a single semiconductor chip, Hall elements 10X and 10Y, changeover switch circuits 20X and 20Y, amplifying circuits 30X and 30Y, sample hold circuits 40X and 40Y, comparison circuits 50X and 50Y, latch circuits 60X and 60Y, output circuits 70X and 70Y, control circuits 80X and 80Y and an oscillation circuit 90.例文帳に追加

磁気センサ装置１は、ホール素子１０Ｘ，１０Ｙ、切替スイッチ回路２０Ｘ，２０Ｙ、増幅回路３０Ｘ，３０Ｙ、サンプルホールド回路４０Ｘ，４０Ｙ、比較回路５０Ｘ，５０Ｙ、ラッチ回路６０Ｘ，６０Ｙ、出力回路７０Ｘ，７０Ｙ、制御回路８０Ｘ，８０Ｙ、発振回路９０と、を単一の半導体チップに集積化して成る。 - 特許庁

To solve the following problem that the operation of a transponder having a structure of an antenna conductor connecting the both sides of a radio recognizing semiconductor chip having a double-sided electrode structures by an anisotropic conductive adhesive agent fails by a short-circuit between the surface of the electrode and a silicon substrate caused by conductive particles in the anisotropic conductive adhesive agent.例文帳に追加

両面電極構造をもつ無線認識用半導体チップを用いて、その上下を異方導電性接着剤でアンテナ導体で接続する構造のトランスポンダでは、異方導電性接着剤の中にある導電性粒子によって、表面の電極とシリコン基板がショートして、トランスポンダが動作不能となってしまう。 - 特許庁

In the crystal oscillator in which a crystal vibrator 1 is mounted inside the cavity 2a of the ceramic package 2, the lower surface (circuit forming surface) of the LSI chip 5 is bonded and sealed to the upper surface of the ceramic package 2 using Au as a sealer.例文帳に追加

本発明の水晶発振器では、前記課題を解決するため、水晶振動子１をセラミックパッケージ２のキャビティ２ａ内に実装した水晶発振器において、該セラミックパッケージ２の上面にＬＳＩチップ５の下面（回路形成面）をＡｕを封止材として用いて接合して封止したことを特徴とする。 - 特許庁

In the crystal oscillator in which a crystal vibrator 1 is mounted inside the cavity 2a of the ceramic package 2, the lower surface (circuit forming surface) of the LSI chip 5 is bonded and sealed to the upper surface of the ceramic package 2 using eutectic metals 3a and 3b as a sealer.例文帳に追加

本発明の水晶発振器では、前記課題を解決するため、水晶振動子１をセラミックパッケージ２のキャビティ２ａ内に実装した水晶発振器において、該セラミックパッケージ２の上面にＬＳＩチップ５の下面（回路形成面）を共晶金属３ａ，３ｂを封止材として用いて接合して封止したことを特徴とする。 - 特許庁

When any telephone number is mismatched, disconnection information is outputted from an output circuit 34, a forcible disconnection relay 24 is opened, the disconnection information is transferred from a controller 44 of a MODEM chip through a PC interface 42 to a personal computer 50, and a message regarding the above disconnection is indicated on a display screen of a display part in the personal computer 50.例文帳に追加

不一致ならば、出力回路３４から切断情報が出力されて強制切断リレー２４が開成されると共に、切断情報がモデムチップのコントローラ４４からＰＣインターフェイス４２を経てパーソナルコンピュータ５０へ転送され、上記切断に係るメッセージがパーソナルコンピュータ５０の表示部の表示画面上に表示される。 - 特許庁

The manufacturing equipment of the inline integrated circuit package 100 is equipped with a processing section 120 which contains a lead frame and carries out first chip packaging on a lead frame so as to attain the processed lead frame and a turn-over device 150 which contains the processed lead frame and selectively turns over the processed lead frame so as to attain the turned-over lead frame.例文帳に追加

インライン集積回路チップパッケージ製造装置１００は、リードフレームを収容し、処理されたリードフレームが得られるように前記リードフレーム上に第１チップパッケージング動作を行う処理部１２０と、前記処理されたリードフレームを収容し、反転されたリードフレームが得られるように前記処理されたリードフレームを選択的に反転させる反転装置１５０とを備える。 - 特許庁

Further, the CIS apparatus control chip 50 is provided with a plurality of input terminals 51a to 51c provided respectively to the image read sensors 21, 31, 41 and an AFE 51 being a gain / offset adjustment circuit for adjusting the gain and the offset of analog line data sent from the image read sensors 21, 31, 41.例文帳に追加

また、ＣＩＳ装置制御チップ５０は、画像読み取りセンサ２１、画像読み取りセンサ３１、および第３画像読み取りセンサ４１のそれぞれに応じて設けられた複数の入力端子５１ａ〜５１ｃを備えかつ画像読み取りセンサ２１，３１，４１から送られるアナログラインデータのゲイン及びオフセットを調整するゲイン／オフセット調整回路であるＡＦＥ５１を備えている。 - 特許庁

To provide a photoelectric composite device permitting to utilize a mounting structure and a mounting process of an existing printed circuit board, eliminate large-scale structures, realize high-density wiring, and shorten a wiring length between a semiconductor chip and an optical element, to provide an optical waveguide used for this device, and to provide a mounting structure of the photoelectric composite device.例文帳に追加

既存のプリント配線板の実装構造及び実装プロセスを利用でき、大掛かりな構造物を排除し得、配線の高密度化が可能であり、半導体チップ−光素子間の配線長を短くできる光電複合装置、この装置に用いられる光導波路、並びに光電複合装置の実装構造を提供すること。 - 特許庁

This RFID tag is provided with: a first section where an antenna is formed on a first base with paste; and a second section loaded on the first section and equipped with a metallic patch formed on a second base and electrically connected to the antenna on the first section, and a circuit chip connected through a bump to the metallic patch and configured to perform radio communication through the antenna.例文帳に追加

第１のベース上にペーストでアンテナが形成されてなる第１部分と、 第２のベース上に設けられて上記第１部分上のアンテナに電気的に接続された金属パッチ、およびその金属パッチ上にバンプを介して接続された、上記アンテナを介して無線通信を行なう回路チップを有する、上記第１部分に搭載された第２部分とを備える。 - 特許庁

The semiconductor device includes a silicon layer formed with first and second circuits including respective electrodes; an SOI chip 1 having an embedded insulating film, and a supporting substrate in which a concave portion 1d where the embedded insulating film is exposed is formed in a portion corresponding to a formation region of the first circuit; and a base silicon substrate 14 formed with a compensating oxide film 15 on the surface.例文帳に追加

半導体装置は、それぞれ電極を含む第１および第２の回路が形成されたシリコン層と、埋め込み絶縁膜と、当該埋め込み絶縁膜が露出する凹み部１ｄが前記第１の回路の形成領域に対応する部分に形成された支持基板とを有するＳＯＩチップ１と、表面に補償酸化膜１５が形成された台座シリコン基板１４とを備える。 - 特許庁

The surface mounted crystal oscillator has: a crystal piece 3 housed inside a container body 1; and an IC chip 2 housed inside the container body 1 and electrically connected with the crystal piece 3 by conductive members such as a bump 7, a circuit terminal 6, a via-hole 11, a holding terminal 12, and a conductive adhesive 8.例文帳に追加

本発明の表面実装水晶発振器は、容器本体１内に収納された水晶片３と、容器本体１内に収納され、かつバンプ７、回路端子６、ビアホール１１、保持端子１２及び導電性接着剤８等の導電性部材により水晶片３電気的に接続されたＩＣチップ２と、を有する。 - 特許庁

For instance, a differential-type oscillation circuit unit DF_VCO containing a pair of transistors of cross-coupling type, internal pads P1 and P4 connected to the common node of the pair of transistors, and internal pads P2 qnd P3 connected to the differential output node of the pair of transistors are provided on a semiconductor chip which carries out modulation/demodulation.例文帳に追加

例えば、変調／復調等を行う半導体チップ上に、交差結合型のトランジスタ対を含む差動型発振回路部ＤＦ＿ＶＣＯと、トランジスタ対の共通ノード側に接続される内部パッドＰ１，Ｐ４と、トランジスタ対の差動出力ノード側に接続される内部パッドＰ２，Ｐ３とを設ける。 - 特許庁

Since the diaphragm 10 bending under the pressure of the fluid is provided integrally with the body 1 made up of the circuit board, the fluid is kept from leaking out of a joint part of a sensor chip and a seat, or a joint part of a seat and the body as in hitherto-known examples, keeping pressure detection from being hindered by the leakage of the fluid.例文帳に追加

流体の圧力を受けて撓むダイアフラム１０が立体成形回路基板からなるボディ１に一体に設けられているので、従来例のようにセンサチップと台座の接合箇所あるいは台座とボディとの接着箇所から流体が漏れるというようなことがなく、流体の漏れによって圧力検出に支障を来すことがない。 - 特許庁

Since the whole or a part of an instruction decoder 8 is composed of a flash memory 8b, an instruction code is easily changed only by rewriting the contents of the memory 8b even in the case of requiring the change and addition of a peripheral circuit with the change and addition of the specification of a microcomputer in the case of executing program evaluation by the evaluation chip.例文帳に追加

インストラクションデコーダ８の全部又は一部をフラッシュメモリ８ｂとした為、評価用チップでプログラム評価を行う場合、マイクロコンピュータの仕様の変更、追加に伴い、周辺回路の変更、追加を必要とする場合であっても、フラッシュメモリ８ｂの内容を書き換えるだけで命令コードを容易に変更できる。 - 特許庁

In each interference removing circuit, a time difference means gives the time difference of at least the portion of one chip of the a spread code between two signals obtained by distributing the divided signals; a detecting means detects signal components correlated between the two signals given the time difference as interference signal components; a removing means removes the detected interference signal components from the divided signals.例文帳に追加

各干渉除去回路では、時間差手段が分割信号を分配して得られる２つの信号間に拡散符号の１チップ分以上の時間差を与え、検出手段が時間差を与えた２つの信号間で相関のある信号成分を干渉信号成分として検出し、除去手段が検出した干渉信号成分を当該分割信号から除去する。 - 特許庁

In a semiconductor integrated circuit device where a semiconductor element 1 is flip-chip mounted on a wiring board 2 and fastened thereon by sealing resin 5, protrusions 7a-7d protruding toward the wiring board 2 side are formed on the back side of the semiconductor element 1 to extend along the sides 1a-1d thereof on the inside of the electrode 3 of the semiconductor element 1.例文帳に追加

半導体素子１を配線基板２にフリップチップ実装し、封止樹脂材５によって半導体素子１を配線基板２に係止した半導体集積回路装置であって、半導体素子１の裏面に、半導体素子１の辺１ａ〜１ｄに沿って延び、かつ半導体素子１の電極３よりも内側の位置に、配線基板２の側に向かって突出した凸部７ａ〜７ｄを形成したことを特徴とする。 - 特許庁

A RF chip is provided with a testing circuit to which signals output from a lower-noise amplifier that amplifies and outputs modulation signals output from a semiconductor device are supplied and to which signals input to an amplifier that outputs the modulation signals processed by orthogonal demodulation after amplified by the low-noise amplifier to the transmission channel of a substrate for the semiconductor testing device are supplied.例文帳に追加

半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。 - 特許庁

An IC chip for oscillation circuit is placed on the connecting electrode 8, a crystal vibrating portion (non-illustrated) is further connected thereon and a portion of the plating wiring pattern 11 is half cut and removed, so that a number of electrically independent piezoelectric oscillators are configured while being aligned on the one ceramic substrate 3.例文帳に追加

接続電極８上に発振回路用のＩＣチップを載置し、さらにその上方に水晶振動部（図示なし）を接続すると共に、メッキ配線パターン１１の部分をハーフカットして除去すると、１枚のセラミック基板３上に電気的に独立した多数個の圧電発振器が整列した状態で構成される。 - 特許庁

An interface enables verifying of incorporating memory-macro design using a test interface, the test interface enables that an input signal from a tester of a half rate and a narrow word performs all memory macro- operation over width of a wide memory-macro input/output architecture (I/O) by comprising an on-chip test circuit being separated from a memory-macro.例文帳に追加

インターフェイスは、テストインターフェイスを用いて組込みメモリマクロ設計の検証を可能にし、該テストインターフェイスはメモリマクロと別々のオンチップテスト回路を含むことにより、ハーフレートで狭いワードのテスタからの入力信号が、広いメモリマクロ入力／出力アーキテクチャ（「Ｉ／Ｏ」）の幅をわたってすべてのメモリマクロ動作を行なうことを可能にする。 - 特許庁

To reduce timing errors, without having the return to a timing design process 103 when, related to a timing validation process 104 in a circuit design stage for an LSI chip, the timing error is detected which is caused by a miscalculation result of a delay time, with respect to the timing design process 103 which is a previous process.例文帳に追加

ＬＳＩチップの回路設計段階のタイミング検証工程１０４において、前工程であるるタイミング設計工程１０３との間における遅延時間の計算結果の誤差に起因するタイミングエラーが発見されたときに、タイミング設計工程１０３に戻ることなく、そのタイミングエラーを低減できるようにする。 - 特許庁

The semiconductor integrated circuit device, in which a plurality of packages 102, 104, 106, 108 are laminated, is provided with a security chip 107, a security cover 110 attached on the laminated packages 102, 104, 106, 108, and data protection wiring 110 for security signal transmission.例文帳に追加

本発明の半導体集積回路は、複数のパッケージ１０２、１０４、１０６、１０８が積層される半導体集積回路装置であって、セキュリティチップ１０７と、積層されたパッケージ１０２、１０４、１０６、１０８の上に取り付けられたセキュリティカバー１１０と、セキュリティ信号伝播用のデータ保護配線１１０とを備えている。 - 特許庁

To provide a chip type array electronic component in which the interval of a plurality of sets of upper surface electrodes can be kept constant even upon occurrence of positional shift when a side face electrode is formed, and generation of solder bridge between external electrode terminals can be suppressed at the time of mounting on a circuit board by soldering.例文帳に追加

側面電極を形成する時に位置ずれが生じた場合でも、複数組の上面電極の間隔を一定に保つことが可能となり、回路基板等にはんだ付け実装する際の外部電極端子間のはんだブリッジの発生を抑制することができるチップ形アレイ電子部品を提供することを目的とする。 - 特許庁

With a reception mode select signal Smsw, a phase error signal Sperr and parameters of the phase rotation estimating circuit are switched in spread spectrum mode and nonspread spectrum mode, and phase correction is performed in one-chip cycles before inputting to the correlator so as to realize frequency offset compensation in the spread spectrum mode and nonspread spectrum mode.例文帳に追加

受信モード選択信号Ｓ_ｍｓｗにより、スペクトラム拡散モードと非スペクトラム拡散モードにおいて、位相誤差信号Ｓ_ｐ_ｅｒｒ及び位相回り推定回路のパラメータを切り替え、非スペクトラム拡散モードでは１チップ周期で相関器入力前に位相補正を行うことにより、簡単な構成で、スペクトラム拡散モード及び非スペクトラム拡散モードにおける周波数オフセット補償を実現する。 - 特許庁

A print head 35" is constituted by forming a plurality of drivers 22 of a drive circuit, individual wiring electrodes 23, heating parts 24, a common electrode 25, sub-common channels 36 dividing a common ink channel and ink supply holes 37 in a chip substrate 21, laying a barrier wall 38" and a top plate 31 thereon and then making ejection nozzles 32.例文帳に追加

印字ヘッド３５″は、チップ基板２１に駆動回路の複数のドライバ２２、個別配線電極２３、発熱部２４、共通電極２５、共通インク流路を分割したサブ共通流路３６及びインク供給孔３７が形成され、これらの上に隔壁３８″が積層され更に天板３１が積層され、吐出ノズル３２が形成されることにより、構成されている。 - 特許庁

Since the metal electrode 5 to which postwelding is enabled is arranged on a ceramic package main body 2, a lead which is used for connection to other members (e.g. a glass epoxy based substrate, a connector terminal, etc.) can be bonded to the metal electrode 5 more stiffly with welding even after mounting an electronic component like a circuit chip on a ceramic package 1.例文帳に追加

セラミックパッケージ本体２に後溶接可能な金属電極５を設けたので、セラミックパッケージ１に回路チップ等の電子部品を実装した後でも、金属電極５に、他の部材（例えば、ガラスエポキシ系基板やコネクタターミナル等）に接続するためのリードを溶接により強固に接合することができる。 - 特許庁

A semiconductor device includes a semiconductor chip 40 including a pad 16 electrically connected to an integrated circuit 12, a wiring layer 20 electrically connected to the pad 16, the external terminal 28 provided to be connected to the recess part 26 of the wiring layer 20, and a resin layer 22 formed with a through hole 24 overlapping the recess part 26 and provided on the wiring layer 20.例文帳に追加

半導体装置は、集積回路１２に電気的に接続したパッド１６を含む半導体チップ４０と、パッド１６と電気的に接続する配線層２０と、配線層２０の凹部２６に接合するように設けられてなる外部端子２８と、凹部２６とオーバーラップする貫通穴２４が形成されて配線層２０上に設けられてなる樹脂層２２と、を含む。 - 特許庁

The compensation circuit is composed of another set of LED chips serving as a bridge connection means, and detachably installed according to the working voltage and color rendering of the main LED chip of the light emitting device.例文帳に追加

該補償回路は、もう一組のブリッジ接続手段の発光ダイオードチップから構成されるものであり、該発光装置の主要な発光ダイオードチップの稼働電圧と演色性に基づいて、分離式配置を採用することにより、電圧補償と演色効果の高めることを達成し、発光効率を向上する効果も達成できる。 - 特許庁

To reduce a chip area without incurring problems caused by reducing a current flowing through a transistor in a carrier detection circuit wherein an integrating operation is performed on the basis of a received signal to create a carrier detection level Dit and the carrier detection level Dit is used to detect presence/non-presence of a carrier.例文帳に追加

受信信号に基づいて積分動作を行ってキャリア検出レベルＤｉｔを作成し、そのキャリア検出レベルＤｉｔを用いてキャリアの有無を検出するようにしたキャリア検出回路において、トランジスタを流れる電流を小さくすることによって発生する問題を生じることなく、チップ面積を縮小する。 - 特許庁

To reduce output current variance with a tendency in an IC chip as to a display panel driving circuit which includes a plurality of DAC parts and a single bias part supplying a bias signal to those DAC parts and drives a display panel by supplying a plurality of output currents led out of the plurality of DAC parts to pixels.例文帳に追加

複数のＤＡＣ部と、これらＤＡＣ部にバイアス信号を与える単一のバイアス部とを含み、複数のＤＡＣ部から導出される複数の出力電流を画素に与えてディスプレイパネルを駆動するディスプレイパネル駆動回路において、ＩＣチップ内の傾向を持つ出力電流ばらつきを低減する。 - 特許庁

A dummy polysilicon 3 is not disposed in only empty portions between circuit forming regions A-D for forming a semiconductor element or wiring, but a dummy polysilicon 13 is disposed also between pads 2, to increase the proportion occupied by the dummy polysilicons 3, 13 to the entire surface of the semiconductor chip 1, that is to increase the numerical aperture of the polysilicon.例文帳に追加

半導体素子または配線を形成する回路形成領域Ａ〜Ｄ間の空き部分だけにダミーのポリシリコン３を配するのではなく、パッド２間にもダミーのポリシリコン１３を配することにより、半導体チップ１全面に占めるポリシリコン３，１３の割合、つまりポリシリコンの開口率を上げる。 - 特許庁

To properly detect as the abnormality of sensor output signal, the generation of short-circuit of a metal diaphragm and a bonding wire due to oil leak in a pressure sensor constituted by connecting a sensor chip for pressure detection and a terminal for external connection with wire bonding and sealing with a metal diaphragm by way of oil.例文帳に追加

圧力検出用のセンサチップと外部接続用のターミナルとをワイヤボンディングにより結線するとともに、オイルを介してメタルダイヤフラムで封止してなる圧力センサにおいて、オイル漏れによるメタルダイヤフラムとボンディングワイヤとの短絡の発生を、センサの出力信号の異常として適切に検出できるようにする。 - 特許庁

The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.例文帳に追加

フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁

To supply a plurality of power sources to an LSI to supply a voltage required each for a circuit block, to minimize power consumption with maintaining information processing capacity required for the LSI, to reduce the number of wiring required for supplying the power sources as much as possible, and to suppress increase of chip area of the LSI and deterioration of performance of signal wiring caused by supplying two kinds of power source.例文帳に追加

LSIに複数の電源を供給して回路ブロックごとに必要な電圧の電源を供給し、LSIの必要情報処理能力を維持したまま消費電力を最小化するとともに、電源の供給に必要な配線を極力低減し、２種類の電源を供給することによって発生する、LSIのチップ面積の増加や信号配線の性能低下を抑えることである - 特許庁

To provide a display driving unit in which a chip size and power consumption of a driver are reduced and a mounted area and a production cost are reduced and also, a manpower cost for connecting a display panel to a peripheral circuit is suppressed and a necessary connection accuracy is relaxed, and provide a driving control method for the same, and a display apparatus equipped with the same.例文帳に追加

ドライバのチップサイズを縮小し、消費電力を低減させるとともに、実装面積の縮小及び製造コストを低減させることができ、また、表示パネルと周辺回路との接続工程における工数の抑制や必要な接続精度を緩和することができる表示駆動装置及びその駆動制御方法、並びに、該表示駆動装置を備えた表示装置を提供する。 - 特許庁

A one-chip three-phase inverter 15, peripheral circuit 46, and Hall element sensor 7 are accommodated within a lower case 29 of a motor and each part accommodated within this lower case 29, except for the end part, where a detecting port of the Hall element sensor 7 is provided, is molded with a molding resin not illustrated in order to fix the position.例文帳に追加

電動機の下ケース２９内に、ワンチップ３相インバータ１５や周辺回路４６、ホール素子センサ７などが収納されており、ホ一ル素子センサ７の検出口がある先端部を除いて、この下ケース２９内に収納された各部品が図示しないモールド樹脂でもつてモールドされて位置固定されている。 - 特許庁

To solve a problem that a part of a ceramic green sheet located on the opening side of a cavity droops into the cavity and tears off when a plurality of ceramic green sheets laid in layer are pressed in order to produce a multilayer ceramic substrate having a cavity, if the ceramic green sheets are shifted to cause undesired electric short circuit or defective die bonding of a chip component contained in the cavity.例文帳に追加

キャビティを備える多層セラミック基板を製造するため、複数のセラミックグリーンシートを積み重ねときにずれが生じていると、プレスしたとき、キャビティの開口側に位置するセラミックグリーンシートの一部がキャビティ内に垂れ下がった状態となったり、ちぎれたりし、それによって、不所望な電気的短絡が生じたり、キャビティ内に収容されるチップ部品のダイボンド不良を起こしたりする。 - 特許庁

When the length of the resistance failure evaluation pattern 102 is set to A and the total length of a resistance element 111 mounted on a semiconductor integrated circuit device 110, as a product, is set to B, the number of the resistance failure evaluation pattern 102 included in one of the chip region 101 is set at ≥1/100 times and ≤10 times of B/A.例文帳に追加

抵抗不良評価パターン１０２の長さをＡとし、製品となる半導体集積回路装置１１０に搭載された抵抗素子１１１の合計長さをＢとすると、チップ領域１０１の１つに含まれる抵抗不良評価パターン１０２の数はＢ／Ａの１／１００倍以上で且つ１０倍以下である。 - 特許庁

To make easily arrangable an amplification circuit which amplifies an output signal from a magneto-resistance thin film head which is used as a reproducing head chip, facilitate the disassemble and maintenance after the completion and, further, avoid the separation and fall-off of a rotor coil of which a rotary transformer is composed while high reliability of respective connection parts after the decomposition and maintenance is secured.例文帳に追加

再生ヘッドチップとして磁気抵抗型薄膜ヘッドを用いる場合等において、回転ドラム上に再生ヘッドチップからの出力信号を増幅する増幅回路を容易に配設できるようにし、また、完成後の分解やメインテナンスを容易化し、かつ、分解やメインテナンス後の各接続部について高い信頼性を確保しながら、ロータリートランスを構成するロータコイルの剥離や脱落を防止する。 - 特許庁

In a plurality of output side bumps 21 which are aligned and disposed on the side of a liquid crystal display panel display part on a circuit formed side of a semiconductor chip 17 packaged on a terminal of a liquid crystal display panel, an output side bump 17 on the terminal side of the aligning direction is disposed to be positioned away from a display part 6 rather than a central output side bump 17.例文帳に追加

液晶表示パネルの端子部上に搭載される半導体チップ１７の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ２１における整列方向の端部側の出力側バンプ１７が、中央側の出力側バンプ１７よりも表示部６の遠方側に位置するように配置されている。 - 特許庁

The power supply unit is constituted by adding an error amplifier 9 which is not so large in area, and a switch 5 to a switching regulator which converts an input voltage supplied from DC power supply 8 into a predetermined output voltage, by which such a circuit is attained as easily selects the switching regulator and a series regulator only by switching the switch 5, while suppressing an increase in chip area.例文帳に追加

直流電源８から供給された入力電圧を所定の出力電圧に変換するスイッチングレギュレータに、面積のさほど大きくない誤差増幅器９及びスイッチ部５を追加した構成とすることにより、チップ面積の増大を抑制しながら、スイッチ部５の切り換えだけで簡易にスイッチングレギュレータとシリーズレギュレータを選択可能な回路が実現できる。 - 特許庁

The principal surface of a semiconductor substrate of a circuit chip 1 is formed in such a manner that the direction of the contour extending in the principal surface changes only through a curved line so that the occurrence of a ridge-like line on the lateral side of the semiconductor substrate is suppressed, and an impact made to the principal surface and the lateral side of the semiconductor substrate is dispersed over the whole semiconductor substrate.例文帳に追加

回路チップ１の半導体基板の主面を、その輪郭がその主面内において延在方向が曲線のみを介して変化するように形成することで、半導体基板の側面における稜線の発生を抑え、半導体基板の主面や側面に加わる衝撃を半導体基板全体に分散させる。 - 特許庁

The light emitting module is manufactured by laminating at least a solar cell part 1, a first adhesive layer 16, a second translucent insulating substrate (transparent PET) 17, a second metal layer (circuit pattern) 18, a light emitting part 2 consisting of a light emitting element (chip LED) 19, a second adhesive layer 20, and a third translucent insulating substrate 21 sequentially.例文帳に追加

発光モジュールは少なくとも、太陽電池部１と、第１の接着層１６と、第２の透光性絶縁基板（透明ＰＥＴ）１７と、第２の金属層（回路パターン）１８と、発光素子（チップＬＥＤ）１９からなる発光部２と、第２の接着層２０と、第３の透光性絶縁基板２１とが、順次積層されてなる。 - 特許庁