「control array」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

To provide a disk array device that improves response performance while maintaining data consistency even when a write request is received from a host device by a controller that has no master authority, and to provide a disk array system and a cache control method.例文帳に追加

マスター権限を有しないコントローラ側にホスト装置からのライト要求があった場合にも、データの一貫性を維持しつつ、応答性能の向上を図るディスクアレイ装置、ディスクアレイシステム、及びキャッシュ制御方法を提案する。 - 特許庁

To provide a disk array device for severely protecting the security of information while securing high reliability by taking preventive countermeasures to the failure of a hard disk device and to provide a disk array control method.例文帳に追加

ハードディスク装置の故障に対して予防的に対処を行うことによる高い信頼性を確保しながら、情報の機密保護を厳重に行うことができるディスクアレイ装置およびディスクアレイ制御方法を提供すること。 - 特許庁

Thus, an increase in new array input pins and a load required to generate dedicated pulse signals are eliminated from an external control circuit and the reduction in the cost and the size of the device is realized by packaging the charge pump circuit on the array substrate.例文帳に追加

これにより、外部制御回路で新たなアレイ入力ピンの増設や専用のパルス信号を生成する負担を削減して、アレイ基板上にチャージポンプ回路を作り込むことによる低コスト化とコンパクト化の効果が得られる。 - 特許庁

This control circuit is configured to block the performance of the first operation on the first flash memory array detecting an indication from the address compare circuit that the applied row address is outside the unlock area of the flash memory array.例文帳に追加

この制御回路は、アドレス比較回路から検出された供給アドレスがフラッシュメモリアレイの解除領域外部にあるという指示に応答してフラッシュメモリアレイ上での第１動作の実行を阻止するように構成される。 - 特許庁

On a face of an emission side of three electron beams of a control electrode G1, three non-circular concave parts are formed having a major axis in an array direction of the three electron beams, and a minor axis in a direction crossing the array direction of the three electron beams.例文帳に追加

制御電極Ｇ１の３電子ビームの出射側の面に、３電子ビームの配列方向に長軸を有し、３電子ビームの配列方向と直交する方向に短軸を有する非円形の３個の凹部が形成されている。 - 特許庁

The array antenna control method includes: a step S3 of acquiring a total transmission power of a radio communication apparatus equipped with the array antenna composed of the plurality of antenna elements; and steps S4 to S6 of switching a number of using antenna elements corresponding to the total transmission power acquired in the step S3.例文帳に追加

複数のアンテナ素子からなるアレーアンテナを具備する無線通信装置の総送信電力を取得し（ステップＳ３）、該取得された総送信電力に応じてアンテナ素子の使用数を切り替える（ステップＳ４〜Ｓ６）。 - 特許庁

A system 100 that carries out this bit array conversion method includes the 1st and 2nd registers 21 and 22 which store the 1st and 2nd data having same number of bits, a register part 20 having a 3rd register 23 and an array conversion control part 40.例文帳に追加

この発明の方法を実施するためのシステム１００は、同数ビットの第１，第２のデータを格納する第１，第２のレジスタ２１，２２と、第３のレジスタ２３とを具備するレジスタ部２０と、配列変換制御部４０とを有する。 - 特許庁

The control circuit 201 having the chip connection part 300 also is decided fixedly independently of capacity of a provided memory cell array so that read and write of data for the memory cell array of the maximum capacitor can be controlled.例文帳に追加

前記チップ接続部３００を持つ制御回路２０１も、最大容量のメモリセルアレイに対するデータの読み出し及び書き込みを制御できるように、備えられるメモリセルアレイの容量に拘わらず固定的に決定される。 - 特許庁

Then, after forming a photomask 5 on the substrate 1 so as to coat the control gate electrode 8 and the gate electrode 15, the photomask 5 in a memory array region is removed, and ion for adjusting thresholds is implanted to the substrate 1 of the memory array region.例文帳に追加

次いで、コントロールゲート電極８およびゲート電極１５を覆うように基板１上にフォトマスク５を形成した後、メモリアレイ領域のフォトマスク５を除去し、メモリアレイ領域の基板１にしきい値調整用のイオンを注入する。 - 特許庁

A backward direction delay array delays the delay clock signal detected by the mirror control circuit in the backward direction, and a clock driver receives output clock signals from the backward direction delay array to generate internal clock signals.例文帳に追加

逆方向遅延アレイは前記ミラー制御回路によって検出された遅延クロック信号を逆方向に遅延させ、クロックドライバは前記逆方向遅延アレイの出力クロック信号を受け入れて前記内部クロック信号を発生する。 - 特許庁

A control signal supplied to a cell array selection transistor, a sense amplifier bit line pre-charge transistor, and their gates is set so that potential variation applied to a pair of cell array bit lines is canceled when a state of each transistor is caused to transition.例文帳に追加

セルアレイ選択トランジスタとセンスアンプビット線プリチャージトランジスタとそれらのゲートに供給される制御信号は、各トランジスタの状態が遷移する時にセルアレイビット線対に及ぼす電位変動を相殺するように設定されている。 - 特許庁

A first control signal CS1 for activating a first memory device 10, and a command signal CMD, an address signal ADD, and a data signal DAT for performing access to the memory cell array 100 are input to a first memory device 10 having a memory cell array 100.例文帳に追加

メモリセルアレイ１００を有する第１メモリ装置１０に、第１メモリ装置１０を活性化するための第１制御信号CS1、メモリセルアレイ１００にアクセスするためのコマンド信号CMD、アドレス信号ADD、及びデータ信号DATを入力する。 - 特許庁

The NAND flash memory includes a memory cell array, a data register for storing data read out from the memory cell array, an address register for designating the data to be transferred from the memory cell array to the data register, and a control circuit having a descending-order read command to allow the address register operate in the descending order.例文帳に追加

メモリセルアレイと、前記メモリセルアレイから読み出されたデータを保持するデータレジスタと、前記メモリセルアレイから前記データレジスタヘ転送されるデータを指定するアドレスレジスタと、前記アドレスレジスタを降順に動作させる降順読出しコマンドを持つ制御回路とを具備することを特徴とするＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

In the LED driving circuit 1, a feedback controller 50 controls automatically a control voltage Vx to be applied to an LED array 100 so that a predetermined voltage Vs is applied to the LED array 100, based on voltages Vr at both ends of a detection resistance 10 connected in series with the LED array 100.例文帳に追加

ＬＥＤ駆動回路１では、フィードバック制御部５０により、ＬＥＤアレイ１００に直列接続された検出用抵抗１０の両端電圧Ｖｒをもとに、ＬＥＤアレイ１００に所定の設定電圧Ｖｓが印加されるよう、ＬＥＤアレイ１００に印加すべき制御電圧Ｖｘが自動的に制御される。 - 特許庁

The karaoke data storage system comprises: a write buffer 12 in which a received karaoke data is temporarily stored; a first disk array system 14 for writing the karaoke data in a storing section with a RAID1 system; a second disk array system 15 for writing it in the storing section with a RAID5 system; and a storage control means 13 for controlling each disk array system.例文帳に追加

受信したカラオケデータを一時的に格納する書き込みバッファ１２と、このカラオケデータを、ＲＡＩＤ１方式で記憶部に書き込む第１ディスクアレイシステム１４と、ＲＡＩＤ５方式で記憶部に書き込む第２ディスクアレイシステム１５と、各ディスクアレイシステムを制御するストレージ制御手段１３とを備える。 - 特許庁

The SRAM device 100 is provided with (1) a SRAM array 110 connected to a peripheral circuit 120 of a row by a word line and connected to a peripheral circuit 130 of a column by a bit line and (2) a low voltage control circuit 140 of the array applying an intensified low operating voltage V_ESS to the SRAM array during at least a part of the active mode.例文帳に追加

本発明のSRAMデバイス100は、(1)ワードラインによってローの周辺回路120に接続され、ビットラインによってカラムの周辺回路130に接続されるSRAMのアレー110と、(2)アクティブモードの少なくとも１部の間、増強された低動作電圧Ｖ_ESSを前記SRAMのアレーに与えるアレーの低電圧制御回路140とを有する。 - 特許庁

The optical writing device comprising a light source array 1 arranged with a plurality of LEDs being subjected to emission intensity control based on image data, and a loof prism lens array 2 is further provided with a means 5 for irradiating uniform quantity of light while superposing on the light from the light source array 1.例文帳に追加

画像データに基づいて発光強度が制御される複数のＬＥＤが配列された光源アレイ１と、ルーフプリズムレンズアレイ２とを有する光書き込み装置において、光源アレイ１からの光に重畳させて均一な光量の重畳光を照射する重畳光照射手段５を設ける。 - 特許庁

This LED lighting system provided with an LED array part 1 and a light control layer is characterized in that the light control layer has a light emitting layer 2 formed of a fluid with the phosphor dissolved therein.例文帳に追加

ＬＥＤアレイ部（１）と調光層を具備するＬＥＤ照明装置において、前記調光層が、蛍光体を溶解した流動体からなる発光層（２）を有することを特徴とする。 - 特許庁

To improve a device and method for drive control of a light emitting diode array so as to considerably reduce the cost relating to the drive control by reducing the electric energy loss due to conversion and to allow simple maintenance management at the same time.例文帳に追加

変換による電気的なエネルギーロスを低減させ、発光ダイオードアレイの駆動制御に係わる大幅なコスト削減と同時に簡単な保守管理も可能となるように改善を行うことである。 - 特許庁

The semiconductor memory comprises a memory cell array 11, a row control circuit 12 for applying a voltage to a selected word line WL, and a column control circuit 13 for applying a voltage to a selected word line WL.例文帳に追加

半導体記憶装置は、メモリセルアレイ１１と、選択されたワード線ＷＬに電圧を印加するロウ制御回路１２と、ワード線ＷＬに電圧を印加するカラム制御回路１３とを備える。 - 特許庁

The column control circuit 2 and the row control circuit 3 makes parasitic capacitance of the memory cell MC which is included in a unit cell array MAT00 and in which re-writing is not performed accumulate the prescribed electric charges at a time t 11.例文帳に追加

カラム制御回路２及びロウ制御回路３は、単位セルアレイＭＡＴ００に含まれ且つ書き換えを行わないメモリセルＭＣの寄生容量に、時刻ｔ１１で所定の電荷を蓄積させる。 - 特許庁

The DRAM core 104 is provided with decoding circuits 125, 126 which are provided corresponding respectively to the operation modes, decode corresponding control signals, and generate an internal control signal for a memory cell array 121.例文帳に追加

ＤＲＡＭコア１０４は、動作モードにそれぞれ対応して設けられ、対応する制御信号をデコードして、メモリセルアレイ１２１に対する内部制御信号を生成するためのデコーダ回路１２５、１２６を備える。 - 特許庁

As a semiconductor memory, a SRAM10 is provided with a memory cell array 11 made of a plurality of memory cells 21 and a timing control circuit 18 which conducts timing control to make access to the data in the memory cells.例文帳に追加

半導体記憶装置としてのＳＲＡＭ１０は、複数のメモリセル２１からなるメモリセルアレイ１１と、該メモリセルのデータにアクセスするためのタイミング制御を行うタイミング制御回路１８とを備える。 - 特許庁

A DDR memory is constituted of a data input circuit 9 for DDR only, a data input circuit 10 for SDR only, a word line control circuit 21, a bit line control circuit 22, and a memory cell array 23.例文帳に追加

ＤＤＲメモリは、ＤＤＲ専用データ入力回路９、ＳＤＲ専用データ入力回路１０、ワード線制御回路２１、ビット線制御回路２２、及び、メモリセルアレイ２３で構成される。 - 特許庁

Also, the page buffer circuit includes a mode control part for making easy access for both planes through a main bus in the user mode and access for both planes by the memory array controller in a memory control mode.例文帳に追加

また、ページバッファ回路は、ユーザモードにあるメインバスを通じた両プレーンへのアクセス、メモリ制御モードにあるメモリアレイコントローラによる両プレーンへのアクセスを容易にするためのモード制御部を含んでいる。 - 特許庁

To provide a control device allowing a control device for controlling the data input and output to a plurality of storage devices such as disc array devices without performing a logic format in initial introduction.例文帳に追加

デイスクアレイ装置などの複数の記憶デバイスに対するデータ入出力を制御する制御装置を、初期導入時などにおける論理フォーマットをすることなく利用可能とする制御装置を提供。 - 特許庁

Reference potential precharge of a memory cell array 1 is performed by selecting a bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDAL connected to a control circuit 3.例文帳に追加

メモリセルアレイ１の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＡＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

The reference potential precharge of a memory cell array 2 is performed by selecting the bit line BL by turning on a reference potential control transistor SDT in which a gate is connected to the reference potential control line SDBL connected to a control circuit 3.例文帳に追加

メモリセルアレイ２の参照電位プリチャージは、制御回路３に接続される参照電位制御線ＳＤＢＬにゲートが接続される参照電位制御トランジスタＳＤＴのオンすることにより、ビットラインＢＬが選択され、実行される。 - 特許庁

To provide a radio base station equipment, a transmission directivity control method and a transmission directivity control program in which a desired wave and an interference wave can be separated accurately at an adaptive array terminal even when accurate control of the transmission directivity is difficult.例文帳に追加

送信指向性の正確な制御が困難な場合でも、アダプティブアレイ端末において所望波と干渉波とを正確に分離することができる無線基地装置、送信指向性制御方法、および送信指向性制御プログラムを提供する。 - 特許庁

In this address converting circuit 23, a memory array is divided into a test program region 32 and a memory region 31 to be tested in accordance with the control signal for test.例文帳に追加

このアドレス変換回路２３は、テスト用制御信号に応じて、メモリアレイがテストプログラム領域３２とテスト対象メモリ領域３１とに分割される。 - 特許庁

The electric motor has a drive control circuit generating a voltage that is applied to a coil array by utilizing analog change of the output signal from a magnetic sensor.例文帳に追加

駆動制御回路は、磁気センサの出力信号のアナログ的変化を利用してコイル列への印加電圧を生成する駆動制御回路を備える。 - 特許庁

The device is provided with a memory cell array 11, selection gate transistors SGD, SGS, a control gate driving circuit 12, a selection gate driving circuit 13, and a source line driving circuit 14.例文帳に追加

メモリセルアレイ１１、選択ゲートトランジスタＳＧＤ、ＳＧＳ、制御ゲート駆動回路１２、選択ゲート駆動回路１３、ソース線駆動回路１４を備える。 - 特許庁

To suppress increase in the entry number on a control information table by reducing demand conditions for the range of rotational movement of an input-side micro movable mirror array.例文帳に追加

入力側マイクロ可動ミラーアレイの回転動作範囲に対する要求条件を軽減し、制御情報テーブルのエントリ数の増加を抑える。 - 特許庁

To provide a directional speaker array in which a playback control point is installed in a main lobe direction and it is added to a design reference that playback sound is not deteriorated.例文帳に追加

この発明は、再生用の制御点をメインローブ方向に設置し、再生音が劣化しないことを設計基準に加えた指向性スピーカアレイを提供する。 - 特許庁

In an exposure correcting part 26, multiple correction data (correction data A and B) are stored to control the unevenness in light quantity in an LED array 25 of the exposure device 13.例文帳に追加

露光補正部２６に、露光装置１３のＬＥＤアレイ２５における光量むらを抑制するための複数の補正データ（補正データＡ，Ｂ）を記憶させる。 - 特許庁

The nonvolatile semiconductor memory device is equipped with: a memory cell array MA configured by arraying memory cells MC; word lines WL; bit lines BL, and a control circuit 3.例文帳に追加

不揮発性半導体記憶装置は、メモリセルＭＣを配列してなるメモリセルアレイＭＡと、ワード線ＷＬと、ビット線ＢＬと、制御回路３とを備える。 - 特許庁

The system control portion 115 causes the pixel array portion 111 to read light receiving signals in units of rows successively from the high order of the row unit of the address list 115a.例文帳に追加

システム制御部１１５は、アドレスリスト１１５ａの行単位の順位の上位から順次行単位で、画素アレイ部１１１より受光信号を読み出させる。 - 特許庁

Each of the inkjet head control parts 121-124 sequentially starts flushing by nozzle array in accordance with the result of the detection of the detection part 116.例文帳に追加

各インクジェットヘッド制御部１２１〜１２４は、フラッシング領域検出部１１６の検出結果に基づいて、ノズル列単位でフラッシングを順次開始する。 - 特許庁

A memory cell array is provided with a pair of reference cells 10a, 10b for each same control word line CWL to which a plurality of memory cells 10 are connected.例文帳に追加

メモリセルアレイには、複数のメモリセル１０が接続される同一のコントロールワード線CWL 毎に一対の基準セル１０ａ，１０ｂがそれぞれ設けられている。 - 特許庁

A solid state imaging element 100 comprises a pixel array portion 1, a test voltage applying portion 2, a reference voltage producing circuit 9, and an operation point control portion 8.例文帳に追加

固体撮像素子１００は、画素アレイ部１と、テスト電圧印加部２と、参照電圧生成回路９と、動作点制御部８とを備える構成とする。 - 特許庁

A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).例文帳に追加

フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁

Two lower bits of an address is inputted to a bank control circuit BCL and which cell array in the bank A or B uses the corresponding sense amplifier is selectively controlled.例文帳に追加

そして、アドレスの下位２ビットがバンク制御回路ＢＣＬに入力され、バンクＡとバンクＢのいずれのセルアレイがセンスアンプを用いるかを選択制御する。 - 特許庁

The imaging device 1 includes an imaging lens 11, a microlens array 12, an imaging element 13, an image processing unit 14, an imaging element driving unit 15, and a control unit 16.例文帳に追加

撮像装置１は、撮像レンズ１１、マイクロレンズアレイ１２、撮像素子１３、画像処理部１４、撮像素子駆動部１５、制御部１６を備える。 - 特許庁

To provide a technique for collecting failure information data for a failure of a transport control processor core in a disk array device including a multicore processor.例文帳に追加

マルチコアプロセッサを備えたディスクアレイ装置において，トランスポート制御用のプロセッサコアの障害発生時に，障害情報データを採取する技術を提供する。 - 特許庁

To achieve a reduction of the power consumption in a liquid crystal display in which a digital memory and its control signal generating circuit are formed on an array substrate.例文帳に追加

ディジタルメモリとその制御信号発生回路をアレイ基板上に形成した液晶表示装置において、消費電力の低減を実現する。 - 特許庁