「cpu chip」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

If the CPU of another side generates a chip select signal while the CPU of the one side is accessing to the dual port memory, the access right to the dual port memory is switched to the CPU of another side in an inactive state of the next cycle.例文帳に追加

一方のＣＰＵがデュアルポートメモリへのアクセス中に、他方のＣＰＵがチップセレクト信号を発生したときに、次サイクルのインアクティブ状態で他方のＣＰＵにデュアルポートメモリへアクセス権を切り替える。 - 特許庁

A write CPU 7 is connected to an LD driver IC 6 for adjusting light intensity of an LD 5 and the write CPU 7 performs non-contact communication with the ID chip 10.例文帳に追加

ＬＤ５の光量を調整するＬＤドライバＩＣ６に書込みＣＰＵ７が接続され、書込みＣＰＵ７にはＩＤチップ１０と非接触通信する。 - 特許庁

The control chip selects a CPU enclosure and an IO enclosure in different modules as the set of the CPU enclosure and the IO enclosure.例文帳に追加

この時、前記制御チップは、前記一組のＣＰＵエンクロージャ及びＩＯエンクロージャとして、互いに異なるモジュール内のＣＰＵエンクロージャ及びＩＯエンクロージャを選択する。 - 特許庁

When the peeling of a sealing sticker 200 for sealing the CPU chip or the like is detected for instance, by driving the solenoid and making the block member project, the re-mounting of the CPU chip is inhibited and the execution of a fraudulent game is prevented.例文帳に追加

例えばＣＰＵチップを封印する封印シール２００の剥離等が検知されたときにソレノイドを駆動してブロック部材を突出させることにより、ＣＰＵチップの再装着を禁止し不正なゲームの実行を防止する。 - 特許庁

To provide a game machine inspection system capable of jointly inspecting whether a game machine one-chip CPU is a regular article or not and whether the game machine one-chip CPU confirmed to be the regular article actually controls the game machine or not.例文帳に追加

遊技機用ワンチップＣＰＵが正規品か否かの検査と、その正規品と確認できた遊技機用ワンチップＣＰＵが実際に遊技機を制御しているか否かの検査を併せて行うことができる遊技機検査システムを提供する。 - 特許庁

As any combinations of the CPU chip 1 and the memory chip 3 are responded, freedom can be provided in combination of the semiconductor integrated circuit loaded on the semiconductor device.例文帳に追加

どのようなＣＰＵチップ１とメモリチップ３の組合せにも対応でき、半導体装置に搭載される半導体集積回路の組み合わせに自由度をもたせることができる。 - 特許庁

Both the chips are connected to a transmit/receive data line 18 as a serial signal line to enable the CPU every chip 1 and peripheral ever chip 19 to transfer signals in two ways.例文帳に追加

両チップをシリアル信号線としての送受信データ線１８に接続し、ＣＰＵエバチップ１と周辺エバチップ１９とを双方向で信号転送可能な構成とする。 - 特許庁

A CPU 6 included in an IC chip 1 executes one or more completable processing within a residual time until the IC chip 1 is shifted to a low power consumption.例文帳に追加

ＩＣチップ１に含まれるＣＰＵ６は、低消費電力状態へ移行するまでの残り時間内に、完了可能な一又は複数の前記処理を実行する。 - 特許庁

To provide a semiconductor device, capable of independently analyzing an IP(Interactual Property) chip packaged on a substrate as a MCP (Multiple Chip Package) together with a microcomputer CPU chip and for simplifying failure analysis.例文帳に追加

この発明は、ＭＣＰとしてマイコンＣＰＵチップとともに基板に実装されたＩＰチップを外部から独立して解析可能とし、不良解析の容易化を図った半導体装置を提供することを課題とする。 - 特許庁

To reduce the wiring area inside an LSI chip by decreasing the number of wirings between an interface function block inside the LSI chip and each of register blocks, with referrence to an LSI chip having an interface function with a CPU.例文帳に追加

ＣＰＵとのインターフェース機能を有するＬＳＩチップに関し、ＬＳＩチップ内におけるインターフェース機能ブロックと各レジスタブロックとの間の配線数を減少させ、ＬＳＩチップ内の配線領域を縮小させる。 - 特許庁

The CSO (chip enable) signal 22 of the CPU 1 and the output of the enable reset circuit 35 are to be inputted to the timing circuit 31.例文帳に追加

タイミング回路３１には、ＣＰＵ１のＣＳＯ信号２２とイネーブルリセット回路３５の出力が入力される。 - 特許庁

The motherboard includes first and second chip sets, a CPU, a low-speed bus, and first and second switch circuits.例文帳に追加

本発明のマザーボードは、第一および第二チップセットと、ＣＰＵと、低速バスと、第一および第二スイッチ回路と、を備える。 - 特許庁

Further, the port logic circuit 22 transmits control signals DATA, CLK, and LAT to the semiconductor chip CPb based upon commands of the CPU 23.例文帳に追加

さらに、ポートロジック回路２２は、ＣＰＵ２３の指令に基づいて、制御信号ＤＡＴＡ，ＣＬＫ，ＬＡＴを半導体チップＣＰｂに送信する。 - 特許庁

When a chip temperature of the CPU 1 is low, a processing speed is increased, and when it becomes a high temperature, the processing speed is automatically lowered.例文帳に追加

ＣＰＵ１のチップ温度が低い時には、処理スピードが上がり、高温になると自動的に処理スピードを下げる。 - 特許庁

This single chip microcomputer is provided with a first step- down circuit 1 and a second step-down circuit 2 for supplying a power to a CPU 10.例文帳に追加

ＣＰＵ１０に電圧を供給する第１の降圧回路１及び第２の降圧回路２が設けられている。 - 特許庁

Also, this signal chip microcomputer is provided with a control circuit 12 for controlling a voltage and oscillation frequencies supplied to the CPU 10 based on a switching signal A1 outputted from the CPU 10.例文帳に追加

また、ＣＰＵ１０から出力された切替信号Ａ１に基づいてＣＰＵ１０に供給される電圧及び発振周波数を制御する制御回路１２が設けられている。 - 特許庁

To provide the microcomputer which can increases the number of terminals that a user can freely use by reducing dedicated terminals as interface signals between a CPU ever chip which constitutes an in-circuit emulator and a peripheral ever chip as a main chip.例文帳に追加

インサーキットエミュレータを構成するＣＰＵエバチップと、本チップとしての周辺エバチップ間のインターフェース信号としての専用端子を低減し、ユーザが自由に使用できる端子数を増やすことが可能なマイクロコンピュータを提供する。 - 特許庁

To speed up digital signal processing in a microcomputer in which a DSP engine is mounted on a single LSI chip together with a CPU core.例文帳に追加

ＣＰＵコアと共にＤＳＰエンジンを一つのＬＳＩに搭載したマイクロコンピュータにおけるディジタル信号処理を高速化する。 - 特許庁

To further economize terminals, in an integrated circuit device wherein a CPU, and a debugging pin and function are mounted on a mass production chip.例文帳に追加

ＣＰＵ及びデバッグ用のピンと機能を量産チップ上に実装する集積回路装置において、端子をより節約する。 - 特許庁

The bottom face portion 410a is pressed to the CPU 301 and the chip set 302 with the elastic force of a spring.例文帳に追加

底面部４１０ａは、ばねの弾性力によって、底面部４１０ａをＣＰＵ３０１及びチップセット３０２に押し付けられる。 - 特許庁

A main board 46 and the full-color diode (LED)74 are connected to the one-chip microcomputer (CPU) 80 of the rotary accessory 31.例文帳に追加

また、回転役物３１のワンチップ・マイコン（ＣＰＵ）８０には、主基板４６やフルカラーダイオード（ＬＥＤ）７４が接続されている。 - 特許庁

In this microcomputer, a CPU, an I/O port, the flash memory and a random access memory are constituted in a single semiconductor chip.例文帳に追加

本発明のマイクロコンピュータは、ＣＰＵとＩ／Ｏポートとフラッシュメモリとランダムアクセスメモリとを単一の半導体チップに構成される。 - 特許庁

CPU 141 of an ID-R/W board 150 accumulates and stores the time of continuous supply of toner in an ID chip 149.例文帳に追加

ＩＤ−Ｒ／Ｗボード１５０のＣＰＵ１４１は、トナーの連続補給の時間をＩＤチップ１４９に累積記憶する。 - 特許庁

The semiconductor chip 6 is connected to the CPU 2 of the electronic device through signal lines L2, L2, thereby reading and writing the information.例文帳に追加

半導体チップ６は、信号線Ｌ１，Ｌ２を介して電子機器のＣＰＵ２に接続されており、情報が読み書きされる。 - 特許庁

When the figure information is read by the IC chip reader-writer 19c, a CPU 32 starts counting the number of times of games.例文帳に追加

このＩＣチップリーダライタ１９ｃによるフィギア情報の読み取りが行われると、ＣＰＵ３２がゲーム回数のカウントを開始する。 - 特許庁

At the time, a latch circuit 112 outputs a signal for inhibiting the operation to the CPU chip until a prescribed release operation is performed.例文帳に追加

このときラッチ回路１２０は、所定の解除操作があるまでＣＰＵチップへその作動を禁止する信号を出力する。 - 特許庁

At the time, a latch circuit 112 outputs a signal for inhibiting the operation to the CPU chip until a prescribed release operation is performed.例文帳に追加

このときラッチ回路１１２は、所定の解除操作があるまでＣＰＵチップへその作動を禁止する信号を出力する。 - 特許庁

The CPU of a game machine control chip calculates the identification code of an application program which is stored in a master ROM 322.例文帳に追加

遊技機用コントロールチップのＣＰＵは、マスタＲＯＭ３２２に格納されているアプリケーションプログラムの識別コードを算出する。 - 特許庁

On the component loading surface 271a of the main control board 271, various kinds of electronic components such as a CPU chip 501 are loaded.例文帳に追加

主制御基板２７１の部品搭載面２７１ａには、ＣＰＵチップ５０１などの各種電子部品が搭載されている。 - 特許庁

It is included that before accessing to the dual port memory, the CPU sets an enable bit signal which fixes a chip select mask signal, and when carrying out the continuous access to the dual port memory, the access to the dual port memory from the CPU of another side is made to wait by the chip select mask signal.例文帳に追加

ＣＰＵはデュアルポートメモリにアクセスする前に、チップセレクトマスク信号を固定するイネーブルビット信号をセットしておき、デュアルポートメモリに対して連続アクセスした場合、チップセレクトマスク信号により他方のＣＰＵによるデュアルポートメモリへのアクセスを待たせることも含む。 - 特許庁

In the image processor, when accessing the register inside each image processing block in an image processing chip, a bus to be used for transferring a command packet sent from the CPU within the image processing chip and within each image processing block can be automatically switched between a command bus 2109 and a data bus 2107.例文帳に追加

画像処理チップ内の各画像処理ブロック内のレジスタへのアクセス時にCPUから送信されるコマンドパケットを該画像処理チップ内及び画像処理ブロック内でコマンドバス乃至データバスのどちらを使用して転送するかを自動的に切り替える構成とする。 - 特許庁

The CPU performs control to change the valid range of the first chip selection signal to the chip selection switching circuit and performs control, to invalidate to the second chip selection signal in the case of the memory structure with one 8Mbit.例文帳に追加

ＣＰＵは、上記の結果より得た情報を基に、８Ｍｂｉｔ１個のメモリ構成の場合は、チップセレクト切り替え回路に第１のチップセレクト信号の有効な範囲を変更する制御を行い、第２のチップセレクト信号には無効となる制御を行う。 - 特許庁

In a semiconductor circuit(MCP) having the flash memory chip 6 and CPU chip 4 mounted on one package, a signature code read out of the flash memory chip 6 and a security resetting data inputted from an outside are compared by a comparison register 4f.例文帳に追加

フラッシュメモリチップ６とＣＰＵチップ４とを１つのパッケージに実装した半導体集積回路（ＭＣＰ）において、フラッシュメモリチップ６から読み出したシグネチャコードと、外部から入力されたセキュリティ解除用データとがコンペアレジスタ４ｆにより比較される。 - 特許庁

A semiconductor package 200 is provided which prevents degradation in performance of a chip 120, such as a CPU chip, which is caused by a hot spot generated during operation, and an interface between the chip 120, a TIM156, and a lid 140 absorbs a thermo-mechanical stress.例文帳に追加

ＣＰＵチップのようなチップ１２０の駆動中に発生するホットスポットよる性能低下を防止し、チップ１２０、ＴＩＭ１５６、蓋体１４０の間のインタフェースに熱的機械的ストレスを吸収する半導体パッケージ２００を提供する。 - 特許庁

Provided are an LED 1 which illuminates when digital signals are sent and received between a PHY chip 15 and a LINK chip 14 and an LED 2 which illuminates when digital signals are sent and received between the LINK chip 14 and a CPU 11.例文帳に追加

ＰＨＹチップ１５とＬＩＮＫチップ１４との間でディジタル信号が送受信されているときに点灯するＬＥＤ１と、ＬＩＮＫチップ１４とＣＰＵ１１との間でディジタル信号が送受信されているときに点灯するＬＥＤ２とを設けた。 - 特許庁

To enable the rotation process of image data at a high speed while chip set of a CPU and data delivery to an engine part are adequately performed, when the CPU whose interface is not mode public yet is used as a controller.例文帳に追加

インターフェースが未公開のＣＰＵをコントローラに利用する場合にＣＰＵのチップセットとエンジン部との間のデータ授受を適切におこないつつ、画像データの回転処理を高速におこなうこと。 - 特許庁

To realize a single chip microcomputer capable of preventing a deterioration in throughput of a system due to the stagnation of processing in a CPU in response to a bus use right request from a bus master other than the CPU such as a DMA controller.例文帳に追加

ＤＭＡコントローラ等のＣＰＵ以外のバスマスタからのバス使用権要求によりＣＰＵにおける処理が滞ってシステムのスループットが低下するのを防止できるシングルチップマイコンを実現する。 - 特許庁

In this single chip microcomputer 41 on which two CPUs 41A and 41B are mounted, the reset of a CPU 42A is released by a power-on reset circuit 33 when power is supplied, and the reset of the other CPU 42B is released through a CPU (B) reset register 44 by means of processing based on the control program of a CPU 42.例文帳に追加

２つのＣＰＵ４１Ａ，４１Ｂが搭載されるシングルチップマイクロコンピュータ４１において、ＣＰＵ４２Ａは電源投入時にパワーオンリセット回路３３によってリセットが解除され、もう１つのＣＰＵ４２Ｂは、ＣＰＵ４２の制御プログラムに基づく処理により、ＣＰＵ（Ｂ）リセットレジスタ４４を介してリセットが解除されるようにした。 - 特許庁

The heat receiving plate 78 of a pump 70 is provided with the heat receiving face 83 which is thermally connected to the upper face 26 of the IC chip 24b of a CPU 24.例文帳に追加

ポンプ７０の受熱板７８は、ＣＰＵ２４のＩＣチップ２４ｂの上面２６に熱的に接続される受熱面８３を備える。 - 特許庁

One embodiment disclosed relates to a method (100) of executing a program code on a target microprocessor chip equipped with a plurality of CPU cores thereon.例文帳に追加

開示される一実施形態は、複数のＣＰＵコアを備えたターゲットマイクロプロセッサチップでプログラムコードを実行する方法（１００）に関する。 - 特許庁

When receiving the throttle control command signal, a chip set 39 starts throttle control of reducing the frequency of a clock of a CPU 11.例文帳に追加

チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。 - 特許庁

A one-chip microcomputer is used for the CPU or the like, and key scanning function is constituted using each input/output port of GPIO (general purpose input output port).例文帳に追加

また、前記ＣＰＵ等はワンチップマイクロコンピュータを使用し、キースキャン機能をＧＰＩＯの各入出力ポートを用いて構成する。 - 特許庁

The semiconductor integrated circuit device is provided with a first semiconductor chip 100 having a debugging basic circuit part 160 verifying operations of a CPU 110 and a program executed by the CPU 110, and a second semiconductor chip 200 held on a principal plane of the first semiconductor chip 100 and having a debugging extended circuit part 210 electrically connected to the CPU 110 and the debugging basic circuit part 160.例文帳に追加

半導体集積回路装置は、ＣＰＵ１１０及び該ＣＰＵ１１０で実行されるプログラムの動作を検証するデバッグ基本回路部１６０を有する第１の半導体チップ１００と、第１の半導体チップ１００の主面上に保持され、ＣＰＵ１１０及びデバッグ基本回路部１６０と電気的に接続されたデバッグ拡張回路部２１０を有する第２の半導体チップ２００とを備えている。 - 特許庁

Another embodiment disclosed relates to a microprocessor (3) having a plurality of CPU cores (208) integrated on a microprocessor chip.例文帳に追加

開示される別の実施形態は、マイクロプロセッサチップ上に集積された複数のＣＰＵコア（２０８）を有するマイクロプロセッサ（３）に関する。 - 特許庁

An IC chip (not illustrated) is buried in the IC card 1 and has a large-capacity memory, an operator CPU, etc.例文帳に追加

ＩＣカード１は、内部にＩＣチップ（図示せず）が埋め込まれており、ＩＣチップは、大容量のメモリや演算子ＣＰＵ等を有している。 - 特許庁