「flash memory cells」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Alternatively, the individual memory elements may comprise flash memory cells.例文帳に追加

一方、個別的なメモリ要素はフラッシュメモリセルを包含することが可能である。 - 特許庁

To provide the layout of a flash memory capable of increasing the current driving capability of a selective transistor selecting the memory cells of a flash memory.例文帳に追加

フラッシュメモリのメモリセルを選択する選択トランジスタの電流駆動能力を向上させるフラッシュメモリのレイアウトを提供する。 - 特許庁

The nonvolatile memory array includes a flash memory array having first and second blocks of three state memory cells inside.例文帳に追加

不揮発性メモリアレイは、内部に３状態メモリセルの第１および第２ブロックを有するフラッシュメモリアレイを含む。 - 特許庁

The bit lines 3, 4 is connected to drain terminals of flash memory cells 9-16.例文帳に追加

ビット線３、４は、フラッシュメモリセル９〜１６のドレイン端子が接続されている。 - 特許庁

To provide a NAND type flash memory which can reduce an effect of interference between memory cells to data read out from the memory cells.例文帳に追加

メモリセルから読み出されたデータに対する、メモリセル間の干渉の影響を低減することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

To provide a NAND flash memory which can reduce the interference between adjacent memory cells MC.例文帳に追加

隣接するメモリセルＭＣ間の干渉効果を低減ことが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

In flash memory having plural nonvolatile memory cells, copy operation among plural cell blocks having plural nonvolatile memory cells is performed automatically.例文帳に追加

本発明は、複数の不揮発性メモリセルを有するフラッシュメモリにおいて、複数の不揮発性メモリセルを有する複数のセルブロック感での複写動作を自動で行う。 - 特許庁

The flash memory includes a plurality of memory cells, where each memory cell has a charge storage capacity for use in implementing digital storage.例文帳に追加

本フラッシュメモリには、複数のメモリセルが含まれ、各メモリセルは、デジタル記憶の実現に用いるための電荷蓄積容量を有する。 - 特許庁

On the main surface of a semiconductor substrate 1, a plurality of nonvolatile memory cells constituting a flash memory is formed.例文帳に追加

半導体基板１の主面上にはフラッシュメモリを構成する複数の不揮発性メモリセルが形成されている。 - 特許庁

To provide a flash memory device capable of generating uniform voltage drop by a source line regardless of the number of memory cells to be programmed and a method of programming the flash memory device.例文帳に追加

プログラムされるメモリーセルの個数に関係なくソースラインで均一な電圧降下を発生することができるフラッシュメモリー装置及びこの装置のプログラム方法を提供する。 - 特許庁

A flash memory (2) is provided with a flash memory array (30) consisting of a plurality of nonvolatile memory cells MM00, MM01, MM0m, MMy0, MMym arranged in matrix.例文帳に追加

フラッシュメモリ（２）は、マトリクス状に配置された複数の不揮発性メモリセルＭＭ００、ＭＭ０１、ＭＭ０ｍ、ＭＭｙ０、ＭＭｙ１、ＭＭｙｍからなるフラッシュメモリアレイ（３０）を備える。 - 特許庁

When plural memory cells in a memory cell array 1 are successively selected and write-in of data is performed in a NOR type flash memory, plural memory cells are divided into a first group and a second group.例文帳に追加

ＮＯＲ型フラッシュメモリにおいて、メモリセルアレイ１内の複数のメモリセルを順次選択してデータの書き込みを行う際、複数のメモリセルを第１のグループと第２のグループに分ける。 - 特許庁

This evaluation device of a non-volatile semiconductor memory provided with a group of flash memory cells in series connection, comprises plural flash memory cells (101-104), and the gate (100C) of each flash memory cell is commonly connected respectively, and the source or drain of the flash memory cell is connected to the source or drain of an adjacent flash memory cell.例文帳に追加

複数のフラッシュメモリセル（１０１〜１０４）からなり、各フラッシュメモリセルのゲート（１００Ｃ）がそれぞれ共通に接続され、且つ、或るフラッシュメモリセルが有するソースまたはドレインと、当該或るフラッシュメモリセルと隣接するフラッシュメモリセルが有するソースまたはドレインとが互いに接続された直列接続のフラッシュメモリセル群を備えた、不揮発性半導体記憶装置の評価装置である。 - 特許庁

To provide a nonvolatile semiconductor memory which comprises a memory cell array comprised of sidewall type memory cells, and is capable of block erasure equal with a flash memory.例文帳に追加

サイドウォール型メモリセルで構成されたメモリセルアレイを備え、且つ、フラッシュメモリと同等にブロック消去が可能な不揮発性半導体記憶装置を提供する。 - 特許庁

This method is a method for changing threshold voltage of plural non-volatile memory cells after erasure processing, for example, flash EEPROM memory cells (NOR-MX).例文帳に追加

消去処理後の複数の不揮発性メモリセル、例えばフラッシュＥＥＰＲＯＭメモリセル（ＮＯＲ−ＭＸ）のしきい値電圧を変更する方法を開示する。 - 特許庁

To provide a flash memory device for narrowing a threshold value voltage distribution of programmed memory cells, and to provide an operation method.例文帳に追加

プログラムされたメモリセルのしきい値電圧分布を狭めることができるフラッシュメモリ装置及び動作方法を提供する。 - 特許庁

To provide a memory device driving method in which distribution of threshold voltage of cells in a NAND type flash memory device can be improved.例文帳に追加

ＮＡＮＤ型フラッシュメモリ装置でのセルしきい値電圧の分布を改善できるメモリ装置駆動方法を提供する。 - 特許庁

To provide a NAND type flash memory in which extension of distribution width of threshold voltage of memory cells can be suppressed.例文帳に追加

メモリセルのしきい値電圧の分布幅の拡大を抑制することが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

To provide a NAND flash memory device comprising memory cells, etc. arrayed in a three-dimensional method, and to provide its manufacturing method.例文帳に追加

３次元的に配列されたメモリーセル等を備えるＮＡＮＤフラッシュメモリー装置及びその製造方法を提供する。 - 特許庁

To provide a programming method of a flash memory device including at least one memory block having memory cells in which word lines and bit lines are arranged.例文帳に追加

ワードラインとビットラインで配列されたメモリセルを有する少なくとも一つのメモリブロックを含むフラッシュメモリ装置のプログラム方法を提供する。 - 特許庁

A flash memory (1) has a plurality of nonvolatile memory cells (2) where electrical writing and erasing are possible and a control circuit (5).例文帳に追加

フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）と、制御回路（５）とを有する。 - 特許庁

To highly integrate a nonvolatile semiconductor memory device having a large number of flash memory cells without decelerating an operating speed.例文帳に追加

多数のフラッシュメモリセルを有する不揮発性半導体記憶装置の高集積化を動作速度の低下を招くことなく実現する。 - 特許庁

A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).例文帳に追加

フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁

To reduce layout area of X system peripheral circuits and to reduce erasing disturbance of memory cells in a semiconductor memory device such as a flash memory or the like.例文帳に追加

フラッシュメモリなどの半導体記憶装置において、Ｘ系周辺回路のレイアウト面積を低減し、メモリセルの消去ディスターブを低減することである。 - 特許庁

Memory cells of a NAND-type flash memory are arranged into a matrix in a line and column directions in a memory array region of a semiconductor substrate 1.例文帳に追加

半導体基板１のメモリアレイ領域には、ＮＡＮＤ型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。 - 特許庁

A memory system is provided, which includes: a flash memory device having memory units each of which is comprised of a plurality of memory cells; and a memory controller constituted so as to control the flash memory device, wherein the memory controller executes a wear-leveling operation to the memory units on the basis of erased event information and ECC event information of each memory unit.例文帳に追加

各々が複数のメモリセルで構成されるメモリユニットを有するフラッシュメモリ装置、及びフラッシュメモリ装置を制御するように構成されるメモリコントローラを含み、メモリコントローラは各メモリユニットの消去イベント情報及びＥＣＣイベント情報に基づいてメモリユニットに対するウェアレベリング動作を遂行するメモリシステムを提供する。 - 特許庁

The flash memory device comprises plural local word lines, plural bit lines, and a memory cell array provided with plural flash EEPROM cells arranged in areas where the local word lines cross the bit lines.例文帳に追加

複数のロ−カルワ−ドライン、複数のビットライン及びロ−カルワ−ドラインとビットラインとの交差領域に配列された複数のフラッシュＥＥＰＲＯＭセルを備えたメモリセルアレイを含む。 - 特許庁

To provide the method of manufacturing a flash memory element reducing interference between cells and improving a coupling ratio.例文帳に追加

セル間の干渉を減らしかつカップリング比を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To provide a semiconductor device with flash memory cells and its manufacturing method which improves the yield with high reliability.例文帳に追加

歩留まりが向上して信頼性の高いフラッシュメモリセルを備えた半導体装置とその製造方法を提供すること。 - 特許庁

Flash memory cells are provided with high-k dielectric materials interposed between a floating polysilicon gate and a control gate.例文帳に追加

フラッシュメモリセルに、フローティングポリシリコンゲートとコントロールゲートとの間に位置するｈｉｇｈ−ｋ誘電材料が提供される。 - 特許庁

To provide a driver circuit which can charge a source line, connected commonly to each FAMOS transistor constituting memory cells of a flash memory, at a high speed.例文帳に追加

フラッシュメモリのメモリセルを構成する各ＦＡＭＯＳトランジスタに共通接続されたソース線を高速で充電することができるドライバ回路を提供する。 - 特許庁

To provide a method for manufacturing a flash memory device capable of improving the program disturbance characteristics and reducing the interference phenomenon among memory cells.例文帳に追加

プログラムディスターバンス特性を向上させることができ、メモリセルの間の干渉現象を減らすことができるフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To provide a NAND type flash memory device capable of effectively canceling shifting of a threshold value distribution of memory cells which is caused by erroneous data writing.例文帳に追加

データの誤書込により生じるメモリセルのしきい値分布のシフトを有効にキャンセルすることができるＮＡＮＤ型フラッシュメモリ装置を提供すること。 - 特許庁

A 3rd fusing circuit is composed of the flash cells sharing the bit line, and adjusts a DC voltage level for adjusting a reference value at the time of manufacturing the flash memory device.例文帳に追加

第３ヒュージング回路は、ビットラインを共有してフラッシュセルで構成され、フラッシュメモリ装置の製造時の基準値を調整するためのＤＣ電圧レベルを調整する。 - 特許庁

The number of times of rewriting of data in flash memory cells is stored, and when the number of times of rewriting exceeds the prescribed number of times, a fuse is cut off.例文帳に追加

フラッシュメモリのデータの書き換え回数を記憶し、書き換え回数が所定回を超えた場合は、ヒューズを切断する。 - 特許庁

The first memory array block consists of mask ROM cells to be programmed with predetermined data during a semiconductor manufacturing process, and the second memory array block consists of (EEPROM) cells or flash memory cells to be programmed or erased with predetermined data after the semiconductor manufacturing process.例文帳に追加

第１群のメモリアレイブロックは半導体製造工程中に所定データでプログラムされるマスクＲＯＭセルで構成され、第２群のメモリアレイブロックは半導体製造工程後に所定データでプログラムされるか、または消去されるＥＥＰＲＯＭセルまたはフラッシュメモリセルで構成される。 - 特許庁

To provide a method of forming an element isolating film of a flash memory element capable of increasing the interference margin between memory cells and of easily adjusting the effective height of an element isolating film.例文帳に追加

メモリセル間の干渉マージンを増大し、素子分離膜の有効高さを容易に調節できるフラッシュメモリ素子の素子分離膜形成方法を提供すること。 - 特許庁

The NOR flash memory apparatus includes a plurality of memory cells, a word line voltage generating circuit, and a scan controller, and performs program operation conforming to an ISPP system.例文帳に追加

本発明によるＮＯＲフラッシュメモリ装置は、複数のメモリセル、ワードライン電圧発生回路、及びスキャンコントローラを含み、ＩＳＰＰ方式に従ってプログラム動作を実行する。 - 特許庁

The flash memory device is provided with a string selection transistor connected with a bit line; and a plurality of memory cells connected with the string selection transistor, and connected in series.例文帳に追加

フラッシュメモリ装置は、ビットラインと接続されるストリング選択トランジスタと、前記ストリング選択トランジスタと接続され、それぞれ直列に接続された複数のメモリセルとを備える。 - 特許庁

To prevent the program operation speed of a NAND flash memory from being lowered due to a program disturb pheneomenon in the adjacent memory cells of a source select transistor and/or drain select transistor.例文帳に追加

ＮＡＮＤフラッシュメモリにおいて、ソースセレクトトランジスタ及び/又はドレインセレクトトランジスタに隣接したメモリセルの、プログラムディスターブ(disturb)現象によるプログラム動作速度の低下を防止する。 - 特許庁

Techniques for early detection of degradation in NAND Flash memories by measuring the dispersion of the threshold voltages (V_T's), of a set (e.g. page) of NAND Flash memory cells during read operations are described.例文帳に追加

読み込み動作中にＮＡＮＤフラッシュメモリセルの組（例：ページ）の閾値電圧（Ｖ_Ｔ）の分散を測定することによりＮＡＮＤフラッシュメモリの低下を早期検知する技術を記述する。 - 特許庁

Techniques for early degradation detection (EDD) in flash memories include measuring the dispersion of the threshold voltages (V_T) of a set (e.g. page) of NAND flash memory cells during read operations.例文帳に追加

フラッシュメモリの中の劣化の早期検出（ＥＤＤ）の技術は、読み込み動作中に、ＮＡＮＤ型フラッシュメモリセルの集合（たとえばページ）の閾値電圧（Ｖ_Ｔ）の分散を測定する。 - 特許庁

To provide a method for erasing a NAND flash memory, which prevents an influence on the memory cells of word lines adjacent to word lines subjected to data erasure and simultaneously erases data in the memory cells of at least one word lines in a short period.例文帳に追加

データ消去するワード線に隣接するワード線のメモリセルへの影響を防止しかつ短時間で少なくとも１本のワード線のメモリセルのデータを同時に消去することができるＮＡＮＤ型フラッシュメモリの消去方法を提供する。 - 特許庁

In the semiconductor memory device and method, a flash memory cell array fabricated in a well is included together with memory cells in the same column connected to each other in series and connected to respective bit lines.例文帳に追加

半導体メモリデバイス及び方法は、お互いに連続して接続され、それぞれのビット線に接続された同一の列におけるメモリセルとともに、ウェル内に形成されたフラッシュメモリセルアレイを含む。 - 特許庁

The n EEPROM cells for memory are used for writing a data wherein the data is written into one EEPROM cell for memory every time when the data of the flash type EEPROM is rewritten and the data is written into X cells within a plurality of EEPROM cells for memory when rewriting is performed X (X=1-n) times.例文帳に追加

ｎ個の記憶用ＥＥＰＲＯＭセルは、データの書込み用で、フラッシュ型ＥＥＰＲＯＭの書き換えが１回実施される毎にひとつの記憶用ＥＥＰＰＲＯＭセルにデータが書き込まれ、書き換えをＸ（Ｘ＝１〜ｎ）回実施時に複数の記憶用ＥＥＰＲＯＭセルの内のＸ個のセルが書き込まれる。 - 特許庁