「hardware clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Most computers have a (battery-powered) hardware clock which the kernel reads at boot time in order to initialize the software clock. 例文帳に追加

カーネルは起動時にソフトウェアクロックを初期化するためにハードウェアクロックを読み込む。 - JM

To reduce a hardware amount of a clock transfer circuit without setting phases of a writing clock and a reading clock.例文帳に追加

書込クロックと読出クロックの位相を設定することなくクロックを乗せ替える回路のハーウェア量を削減する。 - 特許庁

Most computers have one or more hardware clocks which record the current "wall clock" time. 例文帳に追加

多くのコンピュータは、現在の「壁時計」時刻 ("wall clock" time) を記録する、ハードウェアクロックを 1 個以上持っている。 - JM

The setting means sets a time managed by a hardware clock on a system clock at a time of activation of an operating system.例文帳に追加

設定手段は、オペレーティングシステムの起動時に、ハードウェアクロックが管理する時刻をシステムクロックに設定する。 - 特許庁

When a CPU 1 enters in a sleep mode and an internal clock is stopped, a clock detection circuit 3 being hardware detects this matter.例文帳に追加

ＣＰＵ１がスリープモードに入って内部クロックが停止されたとき、このことをハードウェアであるクロック検知回路が検知する。 - 特許庁

A behavioral description 47 of the hardware operating in accordance with a multiphase clock is analyzed by a syntactic analysis/lexical analysis processing means 41, the hardware is split by a clock domain split processing means 42 into clock domains corresponding to respective clock systems, and CDFGs 48A, 48B, and so on are generated by a CDFG generation means 43 for the respective clock domains.例文帳に追加

多相クロックにより動作するハードウェアの動作記述４７を構文解析・字句解析処理手段４１により解析し、クロックドメイン分割処理手段４２によりハードウェアを各クロック系統毎にクロックドメインに分割して、ＣＤＦＧ生成手段４３により各クロックドメイン毎にＣＤＦＧ４８Ａ、４８Ｂ、・・を生成する。 - 特許庁

To generate higher-speed clock edges than the period of testing rate generation continuously even in a simple hardware scale.例文帳に追加

簡易なハードウェア規模であっても、テストレイト発生周期よりも高速なクロックエッジを連続発生させる。 - 特許庁

To provide a reference clock control apparatus that conducts automatic control of a reference clock with a simple hardware configuration without burdening a central processing unit.例文帳に追加

簡単なハードウエア構成で基準クロックの自動制御を中央演算装置に負担をかけることなく行う基準クロック制御装置を提供する。 - 特許庁

The second update means periodically updates the time managed by the system clock to the time managed by the hardware clock during execution of the application program.例文帳に追加

第２更新手段は、前記アプリケーションプログラムの実行中に、定期的に、前記システムクロックが管理する時刻を前記ハードウェアクロックが管理する時刻に更新する。 - 特許庁

Then, the playback of the music piece is started, after the clock frequency to a clock signal operative hardware element in the content player 23 such as a CPU 33 is adjusted (S57) to the obtained clock frequency.例文帳に追加

そして、求めたクロック周波数へ、ＣＰＵ３３等のコンテンツ再生装置２３内のクロック信号作動型ハードウェア素子へのクロック周波数を調整してから（Ｓ５７）、該楽曲の再生を開始する。 - 特許庁

This circuit is configured as a drop/continue configuration to select both the multiplexing clock and the demultiplexing clock and when a clock losing state to the multiplexing clock selected before is detected, a hardware based switch is executed to select a backup clock as a new multiplexing clock.例文帳に追加

ドロップ／コンティニュ構成として構成し、多重化クロックと分離化クロックとの両方を選択するように構成し、以前に選択された多重化クロックに対するクロック喪失状態の検出時に、新たな多重化クロックとしてバックアップクロックを選択するよう、ハードウェアベーススイッチを実行するように構成される。 - 特許庁

To realize operation at a high-speed clock frequency when achieving entropy decoding processing by hardware.例文帳に追加

エントロピー復号化処理をハードウエアで実現するにおいて、高速なクロック周波数で動作させることを可能とする。 - 特許庁

To provide a method in which the representation of audio and video information is synchronized when a more precise system clock or a higher- resolution hardware clock lacks.例文帳に追加

より正確なシステムクロック又はより高い解像度のハードウェアクロックが欠如している場合に、オーディオ及びビデオ情報の表現を同期化するための方法を提供する。 - 特許庁

To provide a clock generating device for generating a word clock following the change of a timing without inputting hardware reset or software reset from the outside.例文帳に追加

外部からハードウェアリセットやソフトウェアリセットを入力することなく、タイミングの変化に追従したワードクロックを生成するクロック生成装置を提供することを目的とする。 - 特許庁

The first update means updates the time managed by the hardware clock to the time acquired by the acquisition means.例文帳に追加

第１更新手段は、前記ハードウェアクロックが管理する時刻を前記取得手段が取得した時刻に更新する。 - 特許庁

The incremental value is variable according to a processor clock frequency and adjustable under hardware and/or software control.例文帳に追加

増分値はプロセッサ・クロック周波数に応じて可変であり、ハードウエアおよび／またはソフトウエア制御の下で調整可能である。 - 特許庁

Consequently, a hardware configuration needed to execute clock extraction and alarm processing separately in LO DOU units becomes unnecessary for the aggregate ODU, making it possible to save on hardware resources.例文帳に追加

これにより、集約ＯＤＵについては、個別にＬＯ ＯＤＵ単位でクロック抽出とアラーム処理を行うためのハードウェア構成が不要となり、ハードウェア資源の節約になる。 - 特許庁

To generate a model, as a general programming description, capable of verifying, at a cycle precision level, hardware operating in accordance with a multiphase clock.例文帳に追加

多相クロックにより動作するハードウェアをサイクル精度レベルで検証可能なモデルを汎用プログラミング記述として生成する。 - 特許庁

This circuit is provided with a clock supply package 102 for supplying a clock X, 104 for supplying a clock Y, a firmware 106, a hardware 108, selectors 110a-110d, a selector control part 112 and a memory 114.例文帳に追加

クロックＸを供給するクロック供給パッケージ１０２と、クロックＹを供給する１０４と、ファームウェア１０６と、ハードウェア１０８と、セレクタ１１０ａ〜１１０ｄと、セレクタ制御部１１２と、メモリ１１４と、を含んで構成する。 - 特許庁

A clock signal used by a hardware process and an instruction set simulator is generated by a clock generator 13, and a process queue waiting for an event is managed by a queue maintainer 14.例文帳に追加

ハードウェアプロセスと命令セットシミュレータとによって使用されるクロック信号はクロックジェネレータ１３により生成され、イベントをウェイトするプロセスキューはキューメンテナ１４により管理される。 - 特許庁

When receiving communication data in bit units used in start-stop synchronous serial communication, "a characteristic frequency division value with hardware characteristics taken into account based on a frequency division value calculated from a reference clock" relative to the number of clock cycles of a "counter clock derived from the reference clock by dividing its frequency" is calculated.例文帳に追加

調歩同期式のシリアル通信に用いられるビット単位の通信データの受信の際に、「基準クロックを分周したカウンタークロック」のカウンタークロック数に対する、「基準クロックから算出される分周値をもとにハード特性を考慮した特性分周値」を計算する。 - 特許庁

To increase the resolution of digital data without increasing a sampling clock frequency and to reduce the cost of a device by simplifying a hardware configuration.例文帳に追加

サンプリングクロック周波数を上げずに、デジタルデータの分解能を高めると共に、ハードウエア構成を簡素化して装置のコストを低減する。 - 特許庁

Each of the plurality of microcomputers has a simple hardware configuration having an external clock and the common memory being common for the plurality of microcomputers.例文帳に追加

複数のマイコンのそれぞれは、複数のマイコンに共通の外部クロック、共有メモリを有する単純なハードウェア構成を取っている。 - 特許庁

To improve a system speed, by assembling a clock generating circuit for communication, with a plurality of SPI devices of only the hardware-circuit constitution.例文帳に追加

複数のＳＰＩデバイスと通信するためのクロック生成回路をハード回路のみの構成で組み立て、システム速度の改善を実現する。 - 特許庁

To provide a method for emulating an SSE instruction which uses existing hardware efficiently and requires only a relatively few clock cycles.例文帳に追加

既存のハードウェアを効率よく使用し、かつ比較的少ないクロックサイクルしか必要としない、SSE命令セットをエミュレートする方法を提供する。 - 特許庁

To provide an image encoding device which does not require a high-speed clock even when hardware whose processing speed is high is actualized.例文帳に追加

処理速度の高いハードウェアを実現する場合においても高速なクロックを必要とすることがない画像符号化装置を提供すること。 - 特許庁

To provide an apparatus and a method to control communication of time multiplexed data signal among asynchronous clock regions during hardware based emulation.例文帳に追加

ハードウェア・ベースのエミュレーション中に非同期クロック領域間の時間多重化データ信号の通信を管理する装置および方法を提供する。 - 特許庁

A hardware timer 3 recurrently executes counting operation by counting clocks 101 inputted from a clock generation circuit CG1 and outputs a hardware timer counting value 105, a hardware timer counting value updating signal 104 and an RCO signal 111 to a subtraction period changing circuit 9.例文帳に追加

ハードウェアタイマ３は、クロック発生回路ＣＧ１から入力される計数クロック１０１により計数動作を回帰的に行い、ハードウェアタイマ計数値１０５、ハードウェアタイマ計数値更新信号１０４、及びＲＣＯ信号１１１を減算周期可変回路９へ出力する。 - 特許庁

The part of the different logic interpretation is detected between the program language for compiling the hardware description described in the program language to update a value by a clock sentence and the HDL for operationally synthesizing the hardware descriptions.例文帳に追加

クロック文により値が更新されるプログラム言語で記述されるハードウエア記述をコンパイルするプログラム言語と、ハードウエア記述を動作合成するＨＤＬ言語との間で論理解釈が異なる部分を検出する。 - 特許庁

Accordingly, the frequency of the operation clock is changed according to an operation situation of the I/O control device 14 by a hardware configuration without using a program.例文帳に追加

したがって、プログラムを用いることなく、ハードウェア構成によって、Ｉ／Ｏ制御用デバイス１４の動作状況に応じて動作クロックの周波数を変更する。 - 特許庁

To achieve power savings, without having to need extra hardware for a computer system with a CPU, of which the clock frequency can be controlled.例文帳に追加

クロック周波数の制御可能なＣＰＵを有するコンピュータシステムにおいて、特別なハードウェアを必要とせずに、コンピュータシステムの省電力化を図る。 - 特許庁

In most Gentoo Linux installations, your hardware clock is set to UTC (or GMT, Greenwich Mean Time) and then your timezone is taken into account to determine the actual, local time.例文帳に追加

ほとんどのGentooLinuxのインストールでは、システムクロックがUTC(もしくはグリニッジ標準時のGMT)に設定されていて、正しいローカルタイムに設定しようとしています。 - Gentoo Linux

To decrease the number of clock cycles in bus connection and to reduce a hardware quantity as to a bus connection circuit for connecting a bus with a different bit width.例文帳に追加

異なるビット幅のバスを接続するためのバス接続回路において、バス接続時のクロックサイクル数を少なくすると共にハードウェア量を少なくする。 - 特許庁

To prevent punch-through, etc., of data due to skews between phases and to perform a test in a small hardware overhead without using a clock dedicated for the test in the production test for a logical circuit controlled by a clock of a plurality of phases.例文帳に追加

複数の相のクロックで制御される論理回路の製造テストにおいて、テスト専用のクロックを用いずに、相間のスキューによるデータの突き抜け等を防止でき、ハードウェアオーバヘッドの小さいテストを可能にする。 - 特許庁

In a hardware-based logical emulation environment, communication of time multiplexed data signals among clock regions is controlled during emulation, by using a buffer 30 inserted into a common signal path among the asynchronous clock regions.例文帳に追加

ハードウェア・ベースの論理エミュレーション環境で非同期クロック領域間の共通信号経路に挿入されたバッファ３０を利用して、エミュレーション中にクロック領域間の時間多重化データ信号の通信を管理する。 - 特許庁

When half-period transfer and one-period transfer of verification clock are included in one data path DP passed through a software macro area 10 and a hardware macro area 11, the attribute of the verification clock is defined in reverse phases between an input port A and an output port B as a condition for the verification clock to be applied at the boundary between the software macro area and the hardware macro area.例文帳に追加

ソフトマクロエリア１０とハードマクロエリア１１との間を経由する１つのデータパスＤＰに検証用クロックの半周期転送と１周期転送とが混在する場合に、ソフトマクロエリアとハードマクロエリアとの境界において適用する検証用クロックに対する条件として、入力ポートＡと出力ポートＢとの間で検証用クロックの属性を互いに逆相に定義する。 - 特許庁

This power saving control method in the incorporated system defines hardware resources to be used in each application belonging to the incorporated system, defines weighted values to be a reference value of a clock frequency required to operate the hardware resources in each of the hardware resources, and sets a clock frequency of the incorporated system on the basis of the largest weighted value among the weighted values of the hardware resources used by the active application.例文帳に追加

本発明に係る組み込みシステムにおける省電力制御方法は、組み込みシステムの有するアプリケーション毎に使用するハードウェア資源を定義すると共に、前記ハードウェア資源の動作に必要なクロック周波数の参照値となる重み付け値を前記ハードウェア資源毎に定義し、起動中の前記アプリケーションが使用する前記ハードウェア資源の前記重み付け値のうち、もっとも大きい前記重み付け値に基づいて組み込みシステムのクロック周波数を設定するものである。 - 特許庁

To prevent the occurrence of a data transmission error without the requirement of a clock line and an increase in hardware, when data is serially transmitted between electronic devices.例文帳に追加

電子機器間でシリアルでデータを伝送する場合に、クロック線を設ける必要がないと共に、ハードウェアが増大せず、データの伝送誤りが生じないようにする。 - 特許庁

To provide a high-generality clock generation circuit dispensing with a correction of a hardware part, when there is a change in an operating frequency of a digital signal processing unit.例文帳に追加

デジタル信号処理ユニットの動作周波数に変更があった場合、ハードウェア部分の修正を必要としない汎用性の高いクロック生成回路を提供する。 - 特許庁

To obtain a relay system capable of reducing transmission data amount about a synchronization signal, and suppressing an error of a reproduction clock due to use of a hardware circuit.例文帳に追加

同期信号に関する送信データ量を削減することができ、かつ、ハードウェア回路使用による再生クロックの誤差を抑制することのできる中継システムを得る。 - 特許庁

A change for a hardware real-time clock (hRTC), which is performed while a partition manager is not operating (or is not in the state that it operates enough) is traced.例文帳に追加

パーティション・マネージャが稼働していない（または十分に動作する状態でない）間に行われるハードウェア・リアルタイム・クロック（ｈＲＴＣ）に対する変更を追跡する。 - 特許庁

To enable data to be serially transmitted between electronic apparatuses without the need for installing a clock line and to increase a hardware, and without the occurrence of wrong data transfers.例文帳に追加

電子機器間でシリアルでデータを伝送する場合に、クロック線を設ける必要がないと共に、ハードウェアが増大せず、データの伝送誤りが生じないようにする。 - 特許庁

Accordingly, a time from detection of a change of the processing mode and the interrupt in the frequency mode setting circuit 101 to generation of the clock signal CLK in the clock generation circuit 102 is unconnected to a processing speed of a program controlling the CPU 20 and is decided according to a response time of a hardware in the clock supply circuit.例文帳に追加

したがって、周波数モード設定回路１０１で処理モードの変更や割り込みが検出されてからクロック発生回路１０２でクロック信号ＣＬＫが生成されるまでの時間は、ＣＰＵ２０を制御するプログラムの処理速度と無関係になり、クロック供給回路におけるハードウェアの応答時間に応じて決まる。 - 特許庁

The time device 40 is connected to an external clock 31 being an absolute value time supply means outside of a system, and is constituted so as to have the function for restoring a hardware clock by autonomously operating the synchronous function to the external clock 31 at the time when the time device is in wholly failure and at restoring time from the power source was closed.例文帳に追加

前記時刻装置４０は、システム外部の絶対値時刻供給手段である外部時計３１に接続され、時刻装置全故障時や、電源投入時からの復旧時に自律的に外部時計３１への同期機能を作動させ、ハードウェア時計を復旧させる機能を持つように構成する。 - 特許庁

A reconfigurable processor 100 calculates an execution time of a configuration for pipeline processing from information on a hardware configuration to fix a clock cycle to the end of processing.例文帳に追加

再構成型プロセッサ１００は、ハードウェアコンフィギュレーションの情報により、パイプライン処理を行うためのコンフィギュレーションの実行時間を算出し、処理が終了するまでのクロックサイクルを確定する。 - 特許庁