「input access read」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An access controller part 34 input with an operation switch request signal input from an address comparison part 33 switches an operation from a usual reading access to a normal read access, when a reading address output from a host system 1 in this time is consistent with a reading address output from a host system 1 in the last.例文帳に追加

ホストシステム１が今回出力する読み出しアドレスと、ホストシステム１が前回出力した読み出しアドレスが一致する場合には、オペレーション切替要求信号をアドレス比較部３３から入力したアクセスコントローラ部３４は、通常読み出しアクセスからランダム読み出しアクセスにオペレーションを切り替える。 - 特許庁

An adaptivity score calculation part 3 calculates the adaptivity scores of a group of users having input attribute values and a document specified based on each input document relevance information by using access relevance information read by an access relevance information storage part 2.例文帳に追加

適応度スコア計算部３は、アクセス関連情報記憶部２から読み込んだアクセス関連情報を用いて、入力された属性値を有するユーザの集合と、入力された各ドキュメント関連情報で特定されるドキュメントとの適応度スコアを計算する。 - 特許庁

To access and read the Web site of a desired URL, even with a mobile telephone set, etc., in which the number of input keys and display screen capacity are limited, using a very simple operation.例文帳に追加

入力キー数や表示画面容量が制限された移動体電話機等でも所望するＵＲＬのウェブサイトをきわめて簡単な操作により接続して閲覧する。 - 特許庁

Latest status information is added to monitor information to be read by a CPU4 by an input and output unit(I/O unit) 5, and the monitor information and status information of the unit 5 are read simultaneously according to one time access by the CPU4, and the read monitor information is fetched by the CPU4, based on normality determination from the read status information.例文帳に追加

入出力ユニット（Ｉ／Ｏユニット）５により、ＣＰＵ４に読出される監視情報に最新のステータス情報を付加し、ＣＰＵ４の１回のアクセスにより、ユニット５の監視情報とステータス情報とを同時に読出し、読出したステータス情報からの正常判別に基づき、読出した監視情報を、ＣＰＵ４に取込む。 - 特許庁

To enable a single X-Y address input to perform both burst read access and burst write access, and also to simultaneously perform the input and output of data having the same X-Y address, in a memory apparatus used for digital processing of moving images.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、単一のＸ−Ｙアドレス入力で、バースト読み出しアクセス及び書き込みアクセスの双方を行うことができるようし、また同じＸ−Ｙアドレスを有するデータの入力及び出力を同時に行えるようにする。 - 特許庁

When the basic software of a controller 30 is not made correspond to a new type of input and output module 50, exclusive function information necessary for the setting information or access of the input and output module 50 is read from the in-module shared memory of the input and output module 50.例文帳に追加

制御装置３０の基本ソフトウェアが新機種の入出力モジュール５０に対応していなくとも、入出力モジュール５０の設定情報やアクセスに必要な専用ファンクション情報を入出力モジュール５０のモジュール内共有メモリから読出す。 - 特許庁

At the time of performing read access through a system bus 10, the input/ output device 20 outputs a signal for indicating the look-ahead mechanism 306 set to the device driver together with a requesting address.例文帳に追加

入出力デバイス２０は、システムバス１０を介してリードアクセスを行う際、要求するアドレスとともに、デバイスドライバに設定された先読み機構３０６を示す信号を出力する。 - 特許庁

The sequential ROM interface of the host system is provided with a wait signal input part, and while Wait is inserted to the wait signal input part, the transmission of a data read signal to an access target is configured to be kept waiting.例文帳に追加

ホストシステムのシーケンシャルＲＯＭインターフェースにＷａｉｔ信号入力部を設け、前記Ｗａｉｔ信号入力部にＷａｉｔが挿入されている間、アクセス対象に対するデータ読み出し信号の送出を待機するよう構成した。 - 特許庁

To perform a read access to a low speed I/O side bus without occupying a high speed host side bus for a long period of time in a system where a conventional low speed input/output device is connected to a system equipped with a high speed bus line.例文帳に追加

高速なバスラインを備えたシステムに従来の低速な入出力装置を接続したシステムにおいて、高速なホスト側バスを長時間占有することなく、低速なＩ／Ｏ側バスへリードアクセスを行うこと。 - 特許庁

An input/output control circuit 207 can access via a network to databases 208-212 stored on the outside of the apparatus and the data read out from the databases 208-212 are outputted to a display device 204 via a display control circuit 205.例文帳に追加

入出力制御回路２０７は、外部に記憶されているデータベース２０８〜２１２とネットワークを介してアクセスすることができ、読込んだデータは、表示制御回路２０５を介して表示装置２０４に出力される。 - 特許庁

When a control access command is a readout request, readout data is output to the data input/output bus after being read out of the storage cell in a period specified with a burst length specified with the readout burst length signal.例文帳に追加

制御アクセスコマンドが読み出し要求の場合に、読み出しバースト長信号で指定されたバースト長で指定する期間に、記憶セルからのデータ読み出し後にデータ入出力バスに読み出しデータを出力する。 - 特許庁

The file system 21 for the SAN is provided with a cache access mechanism 29 for performing access to the cache mechanism 24 of the network file system 27 and a data transfer function 10 of transferring data read and written in the disk device through the SAN from the memory area 25 for input/output to the memory area 25 for cache by using the cache mechanism 24.例文帳に追加

ＳＡＮ用ファイルシステム２１は、ネットワークファイルシステム２７のキャッシュ機構２４にアクセスするキャッシュアクセス機構２９と、そのキャッシュ機構２４を用いて、ＳＡＮ経由でディスク装置に対して読み書きされたデータを入出力用メモリ領域２５からキャッシュ用メモリ領域２５に転送するデータ転送機能１０とを備える。 - 特許庁

Each of access control units 6 to 16 stores token signals in a state shifting token signals one by one to the rear in each input of a write signal WRB, cancels token signals one by one from the rear in each input of a read signal RDB and maintains the state shifting the token signals to the rear.例文帳に追加

アクセス制御ユニット６ないし１６は書き込み信号ＷＲＢが入力されるごとにトークン信号を１ずつ後方に詰めた状態で保持し、一方、読み出し信号ＲＤＢが入力されるごとに後方からトークン信号を１ずつ破棄し、かつトークン信号を後方に詰めた状態を維持する。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

To provide a semiconductor memory device, capable of shortening the access time by disposing interconnections which pass over a memory cell array so as to make the interconnections that connect among a read-enable signal input pad and data I/O pads that are equal in length, to each other.例文帳に追加

リードイネーブル信号入力用パッドと複数のデータＩ／Ｏパッドとの間を接続する配線の長さが均等になるようにメモリセルアレイ上を通過させる配線を配置して、アクセスタイムを高速化する半導体記憶装置を提供する。 - 特許庁

This semiconductor memory is provided with a memory part for storing data and a memory controller for controlling access to the memory part, and the memory controller is provided with a function for outputting a dummy ID to the outside when an ID read request is input from the outside during a power-on reset period.例文帳に追加

データを記憶するメモリ部と、メモリ部に対するアクセスを制御するメモリコントローラとを有し、メモリコントローラは、パワーオンリセット期間中に外部からＩＤ読み出し要求が入力されたら、ダミーＩＤを外部に出力する機能を有する。 - 特許庁

This device has a local master DB 27 for holding a fixed number of master data with high access frequency acquired from the host side and a data input processing part 21 for generating the read image data of a voucher and extracting, from the voucher, a key for acquiring master data.例文帳に追加

ホスト側から取得したアクセス頻度の高いマスタデータを一定数保持するローカルマスタＤＢ２７と、伝票の読取画像データを生成すると共に伝票からマスタデータを取得するキーを抽出するデータ入力処理部２１を有する。 - 特許庁

A control circuit 9 allows a coefficient set supply means 3 to supply a coefficient set, depending on an input field discrimination signal from a slave screen source, a read field discrimination signal from a master screen source, and positions of a write access pointer and a read pointer in an ODD field memory 6 and an EVEN field memory 7 to a reduction filter 2.例文帳に追加

制御回路９は、子画面ソース側からの入力フィールド判別信号、親画面ソース側からの読み出しフィールド判別信号、ＯＤＤフィールドメモリ６及びＥＶＥＮフィールドメモリ７内の書き込みアクセスポインタ及び読み出しポインタの位置に応じた係数セットを、係数セット供給手段３から縮小フィルタ２に供給する。 - 特許庁

The system body 13 is constituted of a known computer system provided with a central processing unit (CPU) 13a, a read-only memory (ROM) 13b, a random access memory (RAM) 13c, an input/output device (I/O) 13d, and so on.例文帳に追加

システム本体１３は、中央演算処理装置（ＣＰＵ）１３ａ、読み取り専用の記憶装置（ＲＯＭ）１３ｂ、読み書き可能な記憶装置（ＲＡＭ）１３ｃ、入出力装置（Ｉ／Ｏ）１３ｄなどを備えた周知のコンピュータシステムによって構成されている。 - 特許庁

This copy machine comprises a data access means for a small memory medium such as IC card or the like, a means for accessing a web site designated by a read URL address and downloading data stored in the site, and a means for automating the various kinds of parameter input operations for the cashing on the basis of the data.例文帳に追加

ＩＣカード等の小型記憶媒体とのデータアクセス手段、読み取ったＵＲＬアドレスが示すＷｅｂサイトにアクセスして、そのサイトに格納されているデータをダウンロードする手段、そのデータをもとに、キャッシングの為の各種パラメータ入力操作を自動化する手段を備える。 - 特許庁

The FIFO control circuit is provided with a control means for specifying a plurality of memory areas to be used as the FIFO buffer by an area designating means, and for holding address information for read access and write access for each specified memory area by an address pointer means, and for FIFO operating the prescribed memory area, by using the address pointer means, in response to the request from the input/output circuit.例文帳に追加

ＦＩＦＯ制御回路は、ＦＩＦＯバッファとして利用する複数のメモリ領域をエリア指定手段で規定し、規定されるメモリ領域毎にリードアクセス及びライトアクセスのためのアドレス情報をアドレスポインタ手段で保持し、入出力回路からの要求に応答して、所定のメモリ領域を、前記アドレスポインタ手段を用いて、ＦＩＦＯ動作させる制御手段と、を含む。 - 特許庁

A setting circuit 115 of the tamper preventing circuit 110, when an access via an input/output terminal 111 is detected, sets an encryption/decryption processor 122 to decrypt written data during a read operation without encrypting the written data, or to encrypt written data and reading out the written data during a read operation without performing decryption corresponding to an encryption scheme used during a write operation.例文帳に追加

改竄無効化回路１１０の設定回路１１５は、入出力端子１１１を介したアクセスが検出された場合、暗号復号処理部１２２に対して、書き込みデータを暗号化せず、読み出し時に復号させる設定、または、書き込みデータを暗号化し、読み出し時に書き込み時の暗号化方式に対応した復号をせずに読み出す設定を行う。 - 特許庁

An automatic diagnosis inspection method is described as a monitoring process, a modifying process, an overwriting process, a providing process, and/or for providing a read-only access to input data given to an inspection object application and output data provided by the inspection object application, and comparing desired relations between the input data and output data.例文帳に追加

自動診断検査方法は、監視する工程、変更する工程、上書きする工程、提供する工程及び／又は検査対象アプリケーションに与えられる入力データと検査対象アプリケーションにより供給される出力データに対して読み出し専用のアクセスを提供し、入力データと出力データ間の所望の関係を比較する工程として、記述される。 - 特許庁

Each branch has a space stage that selects and packs at least a subset of data to be exchanged from an input data flow and a 2nd time stage including a random access memory device relating to a write memory and read memory that store sub sets of exchanged data and driven by a microprocessor and a main counter.例文帳に追加

このブランチの各々は少なくとも、交換されるデータのサブセットを入力データフローから選択しパックすることができる空間ステージと、交換されるデータのサブセットを格納することができかつマイクロプロセッサと主カウンタによって駆動される書込みメモリと読取りメモリに関連するランダムアクセスメモリ装置を含む第２の時間ステージとを含む。 - 特許庁

To overcome the problem with an apparatus for forwarding packets, wherein a latency to BANK active, read command input, and data output, and a BANK precharge after data transfer are required for accessing data when the apparatus uses a versatile DRAM memory of low bit unit price and large capacity for achieving high-speed access of forwarding information stored in a storage apparatus, and as a result, the transfer efficiency of data is not raised.例文帳に追加

フォワーディング処理を行う装置は記憶装置に格納されたフォワーディング情報の高速アクセスを実現するために大容量でビット単価が安価な汎用のＤＲＡＭメモリ使用する場合にはデータをアクセスするためにＢＡＮＫアクティブ、リードコマンド入力、データ出力までのレイテンシーおよびデータ転送後のＢＡＮＫプリチャージが必要となりデータの転送効率が上がらないことが課題となる。 - 特許庁