「input-offset voltage」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An offset voltage correction circuit 20 corrects an offset voltage of the differential amplifier 10 on the basis of an output signal of the differential amplifier 10 during a correction period in which the switch S1 is controlled not to input the signal past the capacitor C into the +IN terminal.例文帳に追加

オフセット電圧補正回路20は、＋IN端子がキャパシタCを介した信号を入力しないようにスイッチS1が制御された補正期間において、差動増幅器10の出力信号に基づき差動増幅器10のオフセット電圧を補正する。 - 特許庁

This buffer circuit commonly drives a load by an operational amplifying means for buffering an input voltage and outputting the voltage, and an output accelerating means for outputting current larger than current from the amplifying means when the voltage difference of a predetermined offset voltage or higher exists between its input and output voltages.例文帳に追加

入力電圧をバッファして出力する演算増幅手段と、その入・出力電圧間に所定のオフセット電圧以上の電圧差がある時に演算増幅手段からの電流より大きな電流を出力する出力加速手段とにより、負荷を共通に駆動する。 - 特許庁

The receiver is further provided with at least one compensation module having an input terminal and an output terminal respectively connected between the output of the mixers and the input of the programmable-gain amplifiers for compensating for both a static DC voltage offset and a possible dynamic DC voltage offset of the analog stage.例文帳に追加

入力端子及び出力端子を有し、前記入れ換え手段の出力と前記増幅手段の入力との間に接続され、前記アナログ段の静的DC電圧オフセット及び発生した場合の動的DC電圧オフセットの両方を補償する少なくとも１つの補償モジュールを備える。 - 特許庁

In the case of applying offset correction to the BTL amplifier 10, a variable current source control section 32 controls an input switching circuit 20 to apply a correction input voltage from an internal reference voltage source 30 to a first input terminal T1 and a second input terminal T2 of the BTL amplifier 10.例文帳に追加

ＢＴＬアンプ１０のオフセット補正の際は、可変電流源制御部３２が、入力切替回路２０を制御してＢＴＬアンプ１０の第１入力端子Ｔ１および第２入力端子Ｔ２に内部基準電圧源３０からの補正用入力電圧を印加する。 - 特許庁

In 1st timing, a source voltage is applied between terminals A and A' of a Hall element 1, the voltage Vh between terminals B and B' is inputted to a voltage amplifier 3, and a voltage V1=β(Vh+Voff) proportional to the sum of the voltage Vh and the input offset voltage Voff of the voltage amplifier 3 is outputted.例文帳に追加

第１のタイミングでは、ホール素子１の端子Ａ・Ａ’間に電源電圧が印加され、端子Ｂ・Ｂ’間の電圧Ｖｈが電圧増幅器３に入力され、電圧Ｖｈと電圧増幅器３の入力オフセット電圧Ｖｏｆｆとの和に比例した電圧Ｖ１＝β（Ｖｈ＋Ｖｏｆｆ）が出力される。 - 特許庁

In a first timing, a power source voltage is impressed between terminals A, A' of a hole element 1, a voltage Vh between terminals B, B' is inputted to a voltage amplifier 3, and a voltage V1=β(Vh+Voff) proportional to the sum of the voltage Vh and an input offset voltage Voff of the voltage amplifier 3 is outputted.例文帳に追加

第１のタイミングでは、ホール素子１の端子Ａ・Ａ’間に電源電圧が印加され、端子Ｂ・Ｂ’間の電圧Ｖｈが電圧増幅器３に入力され、電圧Ｖｈと電圧増幅器３の入力オフセット電圧Ｖｏｆｆとの和に比例した電圧Ｖ１＝β（Ｖｈ＋Ｖｏｆｆ）が出力される。 - 特許庁

To provide a differential amplifier capable of improving linearity in the vicinity of a power supply voltage of an input/output offset, and a source driver.例文帳に追加

入出力間オフセットの電源電圧付近におけるリニアリティを改善することが可能な差動増幅器、及びソースドライバを提供すること。 - 特許庁

To provide a load drive method and a load drive apparatus capable of reducing an input offset voltage for a dead band interval.例文帳に追加

不感帯区間の入力オフセット電圧を低減することができる負荷駆動装置および負荷駆動方法を提供することを目的とする。 - 特許庁

To provide an OTA(Operational Transconductance Amplifier) and a filter circuit employing it that can make a deviation in a Gm of the OTA due to an input offset voltage nearly zero.例文帳に追加

ＯＴＡ（Operational Transconductance Amplifier）およびそれを用いたフィルタ回路において、入力オフセット電圧によるＯＴＡのＧｍ値のずれをほぼゼロにすること。 - 特許庁

Input threshold voltage Vth of a second inverter INV2 is set to be lower than a low potential offset level Voff of a first inverter INV1 taking predetermined voltage Vcut of power supply voltage Vdd as a reference.例文帳に追加

電源電圧Ｖｄｄの所定電圧Ｖｃｕｔを境として、第１インバータＩＮＶ１の低電位オフセットレベルＶｏｆｆより、第２インバータＩＮＶ２の入力スレッショルド電圧Ｖｔｈを低くなるように設定する。 - 特許庁

The VCM driver drives the voice coil motor by adding the offset compensation voltage to the drive voltage being transmitted to the input terminal of the output stage in case of PWM operation.例文帳に追加

上記ＶＣＭドライバは、上記ＰＷＭ動作のときには駆動電圧に上記オフセット補償電圧を加えて上記出力段の入力端子に伝えて上記ボイスコイルモータを駆動する。 - 特許庁

A rectifier circuit 12 comprises a diode D1 bridge, a prescribed offset potential is applied to the fixed potential side input terminal T1, and an input potential for which a polarity switchable fixed voltage is added to the offset potential is applied to the variable potential side input terminal T2.例文帳に追加

整流回路１２は、ダイオードＤ１ブリッジで構成され、その固定電位側入力端子Ｔ１に所定のオフセット電位が印加され、その可変電位側入力端子Ｔ２に、オフセット電位に極性切替可能な固定電圧が加算された入力電位が印加される。 - 特許庁

To provide a waveform acquisition method that can acquire a waveform without expanding the operation range of an input amplifier, and without clipping an input signal where a large offset voltage is superimposed.例文帳に追加

入力増幅器の動作範囲を拡げることなく、大きいオフセット電圧が重畳する入力信号をクリップさせることなく取得することができる波形取得方法を提案する。 - 特許庁

To provide an instrument and a method of nullifying offset voltage of an operational amplifier which is equipped with first input, second input, output and a first resistor connected between the output and the first input.例文帳に追加

第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する装置及び方法を提供する。 - 特許庁

The offset control part 32 has adders 13 and 14 and a differential amplifier 16, and based on an output voltage and an input voltage V11 and V12 of the differential amplifiers 1 and 2, it generates a control signal for adjusting offset of the differential amplifier 1.例文帳に追加

オフセット制御部３２は、加算器１３、１４と差動増幅器１６とを備え、差動増幅器１、２の出力電圧および入力電圧Ｖ１１、Ｖ１２に基づいて、差動増幅器１のオフセットを調整する制御信号を生成する。 - 特許庁

A first triangular wave SC1 and a prescribed offset voltage are input into an inverted input terminal of an operational amplifier 301 to obtain a signal, where an inverted signal of the first triangular wave SC1 is offset by a prescribed amount, as a second triangular wave SC2.例文帳に追加

第１の三角波ＳＣ１と所定のオフセット電圧とを演算増幅器３０１の反転入力端子に入力し、第１の三角波ＳＣ１の反転信号を所定量だけオフセットした信号を、第２の三角波ＳＣ２として得る。 - 特許庁

To suppress the influence of an input offset voltage of a magnetic field sensor, and manufacture the magnetic field sensor capable of highly accurate detection regardless of dispersion in the manufacture.例文帳に追加

磁界センサの入力オフセット電圧の影響を抑制するとともに製造ばらつきに係らず高精度な検出が可能な磁界センサを製造する。 - 特許庁

The control circuit connects the terminal of the capacitor and the input terminal of the sense amplifier through a switch by controlling the switch based on the offset voltage of the sense amplifier.例文帳に追加

制御回路は、センスアンプのオフセット電圧に基づいてスイッチを制御することで、コンデンサの端子とセンスアンプの入力端子とをスイッチを介して接続する。 - 特許庁

First, offset calibration processing is performed to minimize an amount of variation in DC voltage which is to be input to the speaker SP when the speaker SP is connected.例文帳に追加

まず、オフセットキャリブレーション処理を行うことで、スピーカＳＰが接続されたときにスピーカＳＰに入力されるＤＣ電圧の変位量を最小にしておく。 - 特許庁

When the input offset voltage of a comparator CMP is detected, a counter circuit 12 conducts both up-counting and down-counting operations of a clock signal CLK.例文帳に追加

コンパレータＣＭＰの入力オフセット電圧を検出する際，カウンタ回路１２は，クロック信号ＣＬＫのアップカウント動作とダウンカウント動作を両方行う。 - 特許庁

This device is constituted so as to have an inversion amplifier 13 for inverting an input signal Vin, an offset imparting circuit 12 for imparting an adequate offset voltage Voff to the inversion signal, and a comparator 14 for comparing the size of the input signal Vin with respect to the threshold level Vth such that the inversion signal of the input signal Vin imparted with the offset voltage Voff is defined as the threshold level Vth.例文帳に追加

入力信号Ｖｉｎを反転させる反転アンプ１３と、その反転信号に対して適切なオフセット電圧Ｖｏｆｆを付与するオフセット付与回路１２と、オフセット電圧Ｖｏｆｆが付与された入力信号Ｖｉｎの反転信号をスレッシュホールドレベルＶｔｈとし、このスレッシュホールドレベルＶｔｈに対する入力信号Ｖｉｎの大小を比較する比較器１４とを有する構成とする。 - 特許庁

After an offset potential generated between the source and the drain of the transistor is obtained and held, a signal potential is input; and by having this superimposed on the held offset potential, a signal potential in which the threshold voltage which becomes the cause of dispersion in the threshold of the transistor is offset is obtained.例文帳に追加

前記トランジスタのソース・ドレイン間に生ずるオフセット電位を取得、保持した後、信号電位を入力して、前記保持されたオフセット電位に重畳することで、トランジスタのしきい値ばらつきの原因となるしきい値電圧を相殺した信号電位を得る。 - 特許庁

To provide a voltage controlled oscillation circuit in which manufacturing process variation of an oscillation frequency (bias current) offset which occurs when using a depression type MOS transistor for control voltage input of a voltage/current converting part is corrected.例文帳に追加

電圧電流変換部の制御電圧入力用ＭＯＳトランジスタにデプレッション型を使用した際に発生する発振周波数（バイアス電流）オフセットの製造プロセスばらつきが補正された電圧制御発振回路を提供する。 - 特許庁

Since capacity coupling does not exist between the gate of the transistor T1 and the gate of the transistor T2, the offset voltage is canceled accurately, and the output voltage VO can be generated accurately in response to an input voltage VI.例文帳に追加

トランジスタＴ１のゲートとトランジスタＴ２のゲートとの間に容量結合が存在しないので、オフセット電圧のキャンセルを正確に行なって、出力電圧ＶＯを入力電圧ＶＩに応じて正確に生成可能である。 - 特許庁

The circuit device for acquiring the offset corrected DC output voltage from a DC output voltage, without using an inductance and the transformer comprises a means (1) for generating an AC voltage from a DC input voltage.例文帳に追加

本発明による回路装置において、インダクタンス及び変圧器を用いることなく、オフセット補正済みＤＣ出力電圧をＤＣ出力電圧から取得するために、交流電圧をＤＣ入力電圧から発生させるための手段（１）が装備される。 - 特許庁

In this constitution, an input signal of the phase comparison means 210 can function as the in-phase signal for no input of a reproduction signal of the initial learning time, then the output offset voltage due to the phase offset of the phase comparison means 210 can be detected.例文帳に追加

この構成により初期学習時の再生信号が無入力時において、位相比較手段２１０の入力信号を同相信号にすることができ、位相比較手段２１０の位相オフセットによる出力オフセット電圧を検出することが可能となる - 特許庁

A variable gain amplifier circuit 1 comprises an output offset corrector 14, that corrects for damping fixed offset components which are independent of gain charges of an amplifier 11 among the DC offsets occurring at the output voltage of the amplifier part 11, and an input offset corrector 13 for correcting for damping the input offset component that changes, depending on the gain of the amplifier part 11.例文帳に追加

可変利得増幅回路１は、増幅部１１の出力電圧に生じるＤＣオフセットのうち、増幅部１１の利得の変化に依存しない固定オフセット成分を減衰する補正を行う出力オフセット補正部１４と、増幅部１１の利得に依存して変化する入力オフセット成分を減衰する補正を行う入力オフセット補正部１３とを備える。 - 特許庁

To provide a dispersion type power generation system capable of correcting a deviation of zero-point (offset value) of a measurement power by interrupting a current input signal from a current sensor or interrupting a voltage input signal for voltage detection.例文帳に追加

電流センサからの電流入力信号を遮断したり、電圧検出の電圧入力信号を遮断することで、計測電力の零点（オフセット値）のずれを補正することができる分散型発電システムを提供することを目的とする。 - 特許庁

Thus, the offset value included in a gate input voltage Vin at the time of reading the signal is canceled with the threshold voltage Vth of a transistor 42 for reading, because signal charge is accumulated relating to the accumulation node N11 with a state in which the offset value of the threshold voltage Vth of the transistor 42 for reading is added after the reset operation.例文帳に追加

これにより、リセット動作後読出用トランジスタ４２の閾値電圧Ｖｔｈ分のオフセット値がのった状態で蓄積ノードＮ１１に対して信号電荷が蓄積されるため、信号の読出しの際にゲート入力電位Ｖｉｎに含まれるオフセット値が読出用トランジスタ４２の閾値電圧Ｖｔｈと相殺される。 - 特許庁

To provide an optical power measuring apparatus that enables offset adjustment without shielding light input to a photodiode at each lapse of time, and to provide an offset adjusting method for regularly executing the correction of an offset voltage in an electric circuit in measurement for a long time.例文帳に追加

フォトダイオードへの光入力の遮蔽を時間経過毎に行う必要のないオフセット調整が可能な光パワー測定装置および、長時間に亘る測定に際して、定期的に電気回路のオフセット電圧の補正を実行するオフセット調整方法を提供する。 - 特許庁

At second timing, a voltage between terminals A, A' of the Hall element 1 is inputted into the voltage amplifier 30 so as to have the polarity reverse to that of the first timing, and the switch 5 is opened, and a detection voltage wherein an input offset voltage is compensated is outputted from output terminals 6, 7.例文帳に追加

第２のタイミングでは、上記第１のタイミングとは逆極性となるようにホール素子１の端子Ａ・Ａ’間の電圧が電圧増幅器３０に入力されるとともに、スイッチ５が開き、出力端子６・７から入力オフセット電圧が相殺された検出電圧が出力される。 - 特許庁

The gate-off voltage generator increases the gate-off voltage applied to the switching element to a voltage, obtained by adding an offset voltage having a specified level to increase the amount of a current flowing between the output terminal and the input terminal of the switching element.例文帳に追加

前記ゲートオフ電圧生成部は、駆動電源が遮断される時、前記スイッチング素子に印加される前記ゲートオフ電圧を所定の大きさのオフセット電圧が加えられた電圧に高くし、スイッチング素子の出力端子と入力端子との間に流れる電流量を増加させる。 - 特許庁

And, if it is detected that the output voltage of the differential amplifier 10-6 is near zero, the offset voltage of the differential amplifier 10-i at the time is held, and also zero setting of the input voltage of the differential amplifier 10-i is released.例文帳に追加

そして、差動アンプ１０−６の出力電圧がゼロ付近にあることが検出されると、そのときの差動アンプ１０−ｉのオフセット電圧が保持されるとともに、差動アンプ１０−ｉの入力電圧のゼロ設定が解除される。 - 特許庁

To provide an offset cancellation circuit reducing the variation of the cutoff frequency by reducing the variation of a mirror capacitance caused by a varied input voltage.例文帳に追加

入力電圧の変動に起因するミラー容量の変動を低減して、カットオフ周波数の変動を低減することが可能なオフセットキャンセル回路を提供する。 - 特許庁

To provide an analog output circuit in which offset voltage can be completely compensated, which has a small layout area and in which an oscillation state is not generated and input potential does not change.例文帳に追加

オフセット電圧を完全に補償することができ、レイアウト面積が小さく、発振状態が発生せず、入力電位が変化しないアナログ出力回路を提供する。 - 特許庁

An LO carrier leakage generated due to the characteristic unbalance of FETs 209 to 212 can be suppressed by adjusting the DC offset voltage of a baseband input signal.例文帳に追加

FET２０９〜２１２の特性のアンバランスにより生じるLOのキャリアリークは、ベースバンド入力信号のDCオフセット電圧を調整することによりキャリアリークを抑圧することが可能である。 - 特許庁

When the level of the size of an input signal is not less than the offset voltage level of the auxiliary amplifier 305, the auxiliary amplifier 305 sets the corresponding output transistor to be in the on state.例文帳に追加

入力信号の大きさのレベルが、補助増幅器のオフセット電圧レベル以上である場合、補助増幅器は、その対応する出力トランジスタをオン状態にする。 - 特許庁

To provide a common bias circuit which reduces offset fluctuations in bias voltage in the midpoint of a magnetoresistive element by an input leakage current of a differential current amplification circuit.例文帳に追加

差動電流増幅回路の入力リーク電流による磁気抵抗素子の中点におけるバイアス電圧オフセット変動を抑えたコモンバイアス回路を提供する。 - 特許庁

Logic operator 2, upon receiving high frequency logic signals from signal input means, operates the logic signals to transmit them to offset voltage generating means 3.例文帳に追加

論理演算部２は、信号入力手段１より高周波の論理信号を入力すると、この論理信号を演算してオフセット電圧発生手段３へ送信する。 - 特許庁

To provide a differential amplifier circuit that decreases the Early effect that causes dispersion in an input offset voltage of the differential amplifier resulting in fluctuating an output bias and deteriorating the characteristic such as a dynamic range and a distortion factor.例文帳に追加

ア−リー効果により、差動増幅器の入力オフセット電圧がばらつく結果、出力バイアスが変動し、ダイナミックレンジ、ひずみ率等の特性が悪化する。 - 特許庁

To provide a DC offset compensation circuit and a method thereof capable of reducing the settling time of an output signal by fast compensating a DC offset of output signal although a DC voltage of an input signal varies in a closed loop operational amplifier.例文帳に追加

閉ループ演算増幅器で入力信号のＤＣ電圧が変わっても出力信号のＤＣオフセットを速く補正して出力信号のセットリング時間を縮めるＤＣオフセット補償回路及び補償方法を提供する。 - 特許庁

A latch circuit DL latches an output voltage of an operational amplifier 1a and performs Q outputting corresponding thereto, and a control circuit 2a inputs a signal s1 for offset correction to an offset control input terminal OR of the operational amplifier 1a.例文帳に追加

ラッチ回路ＤＬはオペアンプ１ａの出力電圧をラッチしてそれに応じたＱ出力を行い、制御回路２ａはオフセット補正用信号ｓ１をオペアンプ１ａのオフセット調整入力端子ＯＲに入力する。 - 特許庁

The compensating circuit 216 is connected to the actuating-signal generator 214 to output an offset current for regulating the detected output voltage, in response to the input voltage of the power supply 100.例文帳に追加

補償回路２１６は、駆動信号生成器２１４に結合され、電源１００の入力電圧に応答して、検知された出力電圧を調節するためのオフセット電流を出力するようにも結合される。 - 特許庁

Under the clock signal ϕ2, a charge component corresponding to a DC offset voltage of the input voltage VIN is subtracted from the amount of charges to be transferred to an electrostatic capacitor Cs0, thereby removing the DC component.例文帳に追加

このクロック信号φ２の時、入力電圧ＶＩＮのＤＣオフセット電圧に対応した電荷分を、静電容量素子Ｃｓ０に転送する電荷量から差し引いてあげればＤＣ成分除去を実現できる。 - 特許庁

To accurately match the voltage of output signals with the voltage, which is a target value, of input signals by simply and effectively compensate for or avoid the adverse effect of an offset and to reduce current consumption.例文帳に追加

オフセットの影響を簡単かつ効率的に補償または回避して出力信号の電圧を目標値である入力信号の電圧に正確に一致させるとともに、消費電流を大幅に低減すること。 - 特許庁