「integrated method」に関連した英語例文の一覧と使い方(116ページ目) - Weblio英語例文検索

To provide a structure and a method of forming a fraudulent intrusion sensing electronic circuit enclosure including an integrated circuit structure, a mesh structure surrounding the integrated circuit, and a sealing enclosure surrounding the mesh structure.例文帳に追加

集積回路構造と、集積回路構造を囲むメッシュ構造と、メッシュ構造を囲む密閉エンクロージャとを含む不正侵入感応電子回路エンクロージャを形成する構造および方法を提供すること。 - 特許庁

To provide an intentional skew adjusting method for developing a high speed integrated circuit in a short period of time by efficiently correcting the timing error of an FF (flip flop) in an integrated circuit in a short period of time.例文帳に追加

集積回路内のＦＦ（フリップフロップ）のタイミングエラーを短時間で効率良く修正できるようにし、高速な集積回路の短期間での開発を可能とするインテンショナルスキュー調整方法を提供する。 - 特許庁

To provide an electronic circuit provided with a circuit for a scanning test capable of reducing an electric power consumption in a usual operation mode other than a scanning test mode, an integrated circuit, and a method of reducing the electric power consumption used for the integrated circuit.例文帳に追加

スキャンテストモード時以外の通常動作モード時の消費電力が低減されるスキャンテスト用回路を備える電子回路、集積回路及び該集積回路に用いられる消費電力低減方法を提供する。 - 特許庁

To provide a wiring design method for an integrated circuit device, its system, and its program capable of efficiently deciding a wiring layout without a problem such as the concentration of wires in the integrated circuit device.例文帳に追加

集積回路装置における配線レイアウトの決定に際し，配線の集中等の問題のないレイアウトを，効率よく決定できる集積回路装置の配線設計方法，そのシステムおよびそのプログラムを提供すること。 - 特許庁

To provide the junction state-inspecting device of an integrated circuit, that can quickly judge that the junction state of the integrated circuit packaged onto a circuit board using a simple method, and can be realized by an inexpensive configuration.例文帳に追加

回路基板に実装された集積回路の接合状態を、簡単な方法で且つ速やかに判定することができ、しかも安価な構成で実現できる集積回路の接合状態検査装置を提供する。 - 特許庁

To provide an electroabsorption type optical modulator which operates in a high-temperature environment (wide temperature range) and is capable of long-distance transmission, to provide a semiconductor optical integrated device equipped with the electroabsorption optical modulator, and to provide a control method of the electroabsorption optical modulator and the semiconductor optical integrated element.例文帳に追加

高温環境下で（広い温度範囲で）動作し、且つ、長距離伝送が可能な電界吸収型光変調器と、これを備えた半導体光集積素子及びこれらの制御方法を提供する。 - 特許庁

In this method of designing a semiconductor integrated circuit, the margins of the characteristics are optimized by determining the margins according to the layout of the semiconductor integrated circuit, resulting in preventing an increase in the number of designing processes due to overmargins.例文帳に追加

当該半導体集積回路設計方法では、半導体集積回路のレイアウトに応じてマージンが決定されることによってマージンが最適化され、オーバーマージンによる設計工数の増加が防止される。 - 特許庁

To provide a flip-flop function element capable of preventing a timing contravention, while restraining increase in circuit scale, a semiconductor integrated circuit, and a method and a device for designing the semiconductor integrated circuit.例文帳に追加

回路規模の増大を抑制しつつタイミング違反を防止することが可能なフリップフロップ機能素子、半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計装置を提供する。 - 特許庁

Furthermore, this method includes a step to distinguish a transition between clock systems by analyzing an integrated circuit, and a step to insert an additional memory element into a location having the transition of the clock systems in the integrated circuit.例文帳に追加

この方法はさらに、集積回路を分析することで、クロックシステム間の遷移を識別するステップ、および追加のメモリ要素を集積回路内の前記クロックシステムの遷移を持つ箇所に挿入するステップを含む。 - 特許庁

To provide a semiconductor integrated circuit and its control method in which power consumption at the time of standby can be reduced without increasing circuit scale and the number of processes, in a semiconductor integrated circuit storing data.例文帳に追加

データを記憶する半導体集積回路に関し、回路規模及びプロセス工程数を増大させることなく、待機時における消費電力を低減できる半導体集積回路とその制御方法を提供する。 - 特許庁

In the production method for semiconductor integrated circuit device, when forming collector areas 32 and 33 of the semiconductor integrated circuit device by laminating four epitaxial layers, collector areas 32 and 33 having layer thickness immune to high breakdown voltage are formed.例文帳に追加

本発明の半導体集積回路装置のコレクタ領域３２、３３を形成する際、エピタキシャル層を４層積層することで、高耐圧に耐えうる層厚を有するコレクタ領域３２、３３が形成される。 - 特許庁

To provide a method of automatically forming an integrated circuit layout optimizing the arrangement of the layout by forming the integrated circuit layout by a plurality of standard cells having the same cell height.例文帳に追加

同じセル高さを有する複数の標準的なセルにより集積回路レイアウトを形成し、レイアウトの配列を最適化させることが可能な集積回路レイアウトを自動的に形成する方法を提供する。 - 特許庁

To enable the reduction of the development term of a semiconductor integrated circuit, regarding a layout method of a semiconductor integrated circuit using a cell needing the timing adjustment of an input signal like a D flip-flop cell.例文帳に追加

Ｄフリップフロップセルのように、入力信号のタイミング調整が必要なセルを使用する半導体集積回路のレイアウト方法に関し、半導体集積回路の開発期間の短縮化を図ることができるようにする。 - 特許庁

To provide the layout method of a semiconductor integrated circuit device capable of efficiently executing automatic wiring using a layout tool when the circuit scale of the random gate area of a semiconductor integrated circuit device is large.例文帳に追加

半導体集積回路装置のランダムゲート領域の回路規模が大きい場合にレイアウトツールを使用した自動配線を効率よくを行うことのできる半導体集積回路装置のレイアウト方法を提供すること。 - 特許庁

To provide the structure of a semiconductor integrated circuit device, and its fabricating method, in which the period of development can be shortened and the cost of development can be reduced at the time of enlarging the scale of a gate array type semiconductor integrated circuit device.例文帳に追加

ゲートアレイ型半導体集積回路装置の大規模化に際して、開発期間の短縮と開発費用の削減が可能な、半導体集積回路装置の構造及びその製造方法を提供する。 - 特許庁

To provide an integrated absorption dose measurement method for measurement elements of spherical fluoroglass dose to be put in a living body, the measurement elements of spherical fluoroglass dose, and an instrument for integrated absorption dose measurement.例文帳に追加

生体内に装入可能な球状蛍光ガラス線量測定素子の積算吸収線量測定方法、球状蛍光ガラス線量測定素子、及び積算吸収線量測定用装置を提供する。 - 特許庁

METHOD AND PROGRAM FOR CORRECTING FIGURE OF PHOTOMASK, RECORDING MEDIUM HAVING THE PROGRAM RECORDED THEREON, APPARATUS AND METHOD FOR FORMING PHOTOMASK PATTERN, PHOTOMASK, AND METHOD FOR MANUFACTURING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

ホトマスクの図形補正方法、ホトマスクの図形補正プログラム、このプログラムを記録した記録媒体、ホトマスクのパターン形成装置、ホトマスクのパターン形成方法、ホトマスク、及び半導体集積回路装置の製造方法 - 特許庁

To provide a content transmission system, a method for reproducing a content using an integrated media reproduction program, a method for transmitting a content using a media format conversion function, and a method for discriminating content transmission.例文帳に追加

コンテンツ伝送システム、統合メディア再生プログラムを用いたコンテンツ再生方法、メディアフォーマット変換機能を用いたコンテンツ伝送方法、及びコンテンツ伝送有無の判別方法を提供する。 - 特許庁

To provide a method for grinding a flake workpiece for attaining thinning, surface smoothing and high flattening by solving problems in a lapping-polishing method and a wafer rotating integrated grinding wheel machining method.例文帳に追加

ラッピング・ポリシング法およびウエハ自転総形砥石加工法の問題点を解消し、薄片化、表面平滑化、高平坦化を実現することができる薄片ワークの研削加工法を提供する。 - 特許庁

To provide a semiconductor integrated circuit in which in a multi-chip mounting for forming an SiP, semiconductor chips can be connected to one another at a low cost and by a method having favorable production efficiency without degrading performance, and to provide a method for manufacturing the semiconductor integrated circuit.例文帳に追加

SiPを形成するためのマルチチップ実装において、安価でしかも生産効率のよい方法で性能を劣化させることなく半導体チップ同士を接続できる半導体集積回路および半導体集積回路の製造方法を提供すること。 - 特許庁

Then the Wh integrated value in the charging calculated by a power integrating method is corrected on the basis of the referred charge and discharge efficiency ϕ, so that the residual capacity of the battery by the power integrating method is calculated by using the Wh integrated value after the correction.例文帳に追加

次に、この参照された充放電効率φに基づいて、電力積算方式で算出される充電時のＷｈ積算値を補正することで、補正後のＷｈ積算値を用いて電力積算方式による電池の残存容量を算出する。 - 特許庁

A method of testing an integrated circuit device includes a step of applying a magnetic field to the integrated circuit device during application of one or more of test signals wherein the applied magnetic field induces magnetostriction effect in one or more materials including the integrated circuit device and a step of determining the existence of inconvenience caused by the applied magnetic field in the integrated circuit device.例文帳に追加

集積回路デバイスを試験するための方法は、１つ以上の試験信号の印加中に前記集積回路デバイスに印加磁界を与えるステップであって、印加磁界が集積回路デバイスを含む１つ以上の材料において磁気ひずみ効果を誘発する、ステップと、集積回路デバイス内において印加磁界に起因する不具合の存在を判定するステップと、を含む。 - 特許庁

The design method of the semiconductor integrated circuit includes a step of calculating a gate area of the whole semiconductor integrated circuit based on the layout information of the semiconductor integrated circuit, a step of calculating cumulative failure probability in dielectric breakdown with the lapse of time, and a step of calculating the cumulative failure probability of the whole semiconductor integrated circuit by using the calculated cumulative failure probability.例文帳に追加

本発明による半導体集積回路の設計方法は、半導体集積回路のレイアウト情報に基づいて、半導体集積回路全体のゲート面積を算出するステップと、経時絶縁破壊に対する累積故障確率を算出するステップと、累積故障確率を用いて半導体集積回路全体の累積故障確率を算出するステップとを具備する。 - 特許庁

SEMICONDUCTOR LIGHT EMITTING ELEMENT, MANUFACTURING METHOD THEREOF, INTEGRATED SEMICONDUCTOR LIGHT EMITTING DEVICE, MANUFACTURING METHOD THEREOF, IMAGE DISPLAY DEVICE, MANUFACTURING METHOD THEREOF, ILLUMINATION DEVICE, AND MANUFACTURING METHOD THEREOF例文帳に追加

半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 - 特許庁

METHOD OF FORMING OXIDE FILM, SEMICONDUCTOR DEVICE, METHOD AND APPARATUS FOR MANUFACTURING THE SEMICONDUCTOR DEVICE, METHOD OF OXIDIZING SILICON CARBIDE SUBSTRATE, AND SILICON CARBIDE MOS SEMICONDUCTOR DEVICE AND SILICON CARBIDE MOS INTEGRATED CIRCUIT USING THE METHOD, AND APPARATUS FOR MANUFACTURING THE SILICON CARBIDE MOS SEMICONDUCTOR DEVICE AND SILICON CARBIDE MOS INTEGRATED CIRCUIT例文帳に追加

酸化膜の形成方法、半導体装置、半導体装置の製造方法および半導体装置の製造装置、ＳｉＣ基板の酸化方法とそれを用いたＳｉＣ−ＭＯＳ型半導体装置およびそれを用いたＳｉＣ−ＭＯＳ型集積回路、並びにＳｉＣ−ＭＯＳ型半導体装置およびＳｉＣ−ＭＯＳ型集積回路の製造装置 - 特許庁

RESET CONTROL APPARATUS, MANUFACTURED ARTICLE INCLUDING SAME, RESET CONTROL SYSTEM, SET SIGNAL GENERATING METHOD, AND POWER MANAGEMENT INTEGRATED CIRCUIT例文帳に追加

リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 - 特許庁

METHOD FOR MANUFACTURING TRANSISTOR, INTEGRATED CIRCUIT AND ELECTRO-OPTICAL DEVICE USING SAME, AS WELL AS ELECTRONIC APPARATUS MOUNTED WITH THE DEVICE例文帳に追加

トランジスタの製造方法、該トランジスタを用いた集積回路及び電気光学装置、並びに該電気光学装置を搭載した電子機器 - 特許庁

CHEMICAL/MECHANICAL POLISHER INCLUDING PAD CONDITIONER AND METHOD FOR MANUFACTURING INTEGRATED CIRCUIT USING CHEMICAL/MECHANICAL POLISHER例文帳に追加

パッド調整装置を含む化学機械的研磨装置およびその化学機械的研磨装置を使用して集積回路を製造する方法 - 特許庁

To provide a noise resistance evaluation method with which noise resistance can be evaluated within a short time even for a large-scaled semiconductor integrated circuit.例文帳に追加

大規模な半導体集積回路であってもノイズ耐性評価が短時間で可能なノイズ耐性評価方法を提供する。 - 特許庁

To provide a method to form vias and grooves without making ridges and crowns in a double etching process used in the production of integrated circuits.例文帳に追加

集積回路製作で用いられる二重食刻プロセスで、リッジとクラウンとを作らずにビアと溝とを形成する方法を提供する。 - 特許庁

To provide a method for manufacturing an integrated photodetector which has no deterioration in characteristics of a MOS transistor and has good photoelectric transfer efficiency.例文帳に追加

ＭＯＳトランジスタの特性の劣化がなく、光電変換効率の良好な集積化受光素子の製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit which allows a failure bit to be easily inserted to the memory, and a method for verifying a function of a memory.例文帳に追加

簡易にメモリに故障ビットを挿入することが可能な半導体集積回路およびメモリの機能検証方法を提供する。 - 特許庁

To provide an integrated circuit that reduces the test time and can be inspected with a low-speed test device, and its test method.例文帳に追加

試験時間を短縮し、低速な試験装置でも検査可能な集積回路とその試験方法を提供することを目的とする。 - 特許庁

To provide a semiconductor device that has attained memory cells which are highly integrated and is lowered in operating voltage, and to provide a method of manufacturing the device.例文帳に追加

メモリセルの高集積化と動作電圧の低電圧化を実現する半導体記憶装置及びその製造方法を提供する。 - 特許庁

In the method of manufacturing the ceramic circuit substrate, an element sheet 21 integrated by simultaneous burning is laminated on an unburned laminate 20 to obtain an unburned circuit substrate 30.例文帳に追加

未焼成の積層体２０に、同時焼成により一体化される素子シート２１を積層し、未焼成回路基板３０を得る。 - 特許庁

To provide a method for forming an integrated simulation model of an actual environment in which a device is or will be operating.例文帳に追加

装置が動作しているかまたは動作することとなる現実の環境の統合シミュレーションモデルを形成するための方法を提供する。 - 特許庁

To measure the supply voltage drop by a simple method with high accuracy without appreciably increasing the chip size of an integrated circuit.例文帳に追加

電源電圧の降下量を集積回路の面積を余り増大させず、簡単な方法で精度よく測定することが出来ない。 - 特許庁

To provide a method and an apparatus for transmitting data packets in an integrated circuit according to a data integrity scheme that embeds an integrity value in each data packet.例文帳に追加

各データパケットの完全性値を埋め込むデータ完全性スキームに従い、集積回路でデータパケットを伝送する方法および装置。 - 特許庁

In the winding-integrated mold coil subjected to a coil terminal treatment after mold forming, a sandblasting method is used for the corner rounding.例文帳に追加

本発明はモールド成形後コイル端末処理する巻き線モールドコイルにおいて、該丸め加工にサンドブラスト法を用いたことを特徴とする。 - 特許庁

To provide a method for coding and decoding, which enables a fragmented structure to be embedded or integrated in an enhanced manner.例文帳に追加

細分化された構造の改善された埋め込みないしは組み込みを可能にする符号化および復号のための方法を提供する。 - 特許庁

A test method for MISFET for determining the effect of hot carrier injection in an integrated circuit lifetime is provided.例文帳に追加

本発明は、集積回路寿命におけるホットキャリア注入の効果を決定するためのＭＩＳＦＥＴの試験方法を提供する。 - 特許庁

To provide a layout method etc. of an integrated circuit device which can achieve reinforcement of power supply without increasing the chip area.例文帳に追加

チップ面積の増加を伴わずに電源補強を実現することができる集積回路装置のレイアウト方法等を提供すること。 - 特許庁

To improve delay characteristic and cross talk noise without increasing a chip area in the design method of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の設計方法において、チップ面積を増やすことなく、遅延特性及びクロストークノイズ耐性を向上させる。 - 特許庁

IMAGE PROCESSING METHOD AND ITS IMAGE PROCESSOR, AND RECORDING MEDIUM WHERE INTEGRATED SHAPED MODEL DATA AND IMAGE PROCESSING PROGRAM USED FOR THE SAME ARE RECORDED例文帳に追加

画像処理方法、その画像処理装置及びそれに利用する一体整形モデルデータ及び画像処理プログラムを記録した記録媒体 - 特許庁

To provide a method for forming a barrier layer of an integrated circuit structure including a conductive damascene structure composed of copper or copper alloy.例文帳に追加

銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。 - 特許庁