「integrated method」に関連した英語例文の一覧と使い方(170ページ目) - Weblio英語例文検索

The polishing solution for metal is constituted, containing an amino acid derivative purified by a purifying method for separating out the amino acid derivative from a processing solution which is obtained after electrodialysis performed by adding acid to an aqueous solution containing the amino acid derivative expressed by formula (I), and used for a chemical mechanical flattening of a copper wire of a semiconductor integrated circuit board.例文帳に追加

下記式(Ｉ)で表されるアミノ酸誘導体を含む水溶液に酸を添加して電気透析を行った後、得られた処理液から前記アミノ酸誘導体を析出させる精製方法によって精製された前記アミノ酸誘導体を含有し、半導体集積回路用基板の銅配線の化学的機械的平坦化に用いられることを特徴とする金属用研磨液。 - 特許庁

The laminated film is manufactured by laminating at least one kind of a film, which is selected from the group consisting of a biaxially stretched nylon film and a biaxially stretched polyester film, to two or more linear low density polyethylene films through a linear low density polyethylene layer by an extrusion lamination method, and two or more linear low density polyethylene films are mutually integrated by blocking adhesion.例文帳に追加

２軸延伸ナイロンフィルム及び２軸延伸ポリエステルフィルムからなる群から選ばれた少なくとも１種のフィルムが、２層以上の線状低密度ポリエチレンフィルムと、線状低密度ポリエチレン層を介して押出しラミネート法によって積層されているフィルムであって、前記２層以上の線状低密度ポリエチレンフィルムが相互にプロッキング接着したフィルムである。 - 特許庁

To provide a communication system, a base station device, a mobile station device, a power headroom report method and an integrated circuit which enables a power headroom to be reported efficiently when a mobile station device needs to adjust transmission timing of plural uplinks in a communication system where base station and mobile station devices communicate with plural in-zone cells while simultaneously connected thereto.例文帳に追加

基地局装置と移動局装置とが複数の在圏セルと同時に接続して通信を行う通信システムにおいて、移動局装置が複数の上りリンク送信タイミングの調整が必要な場合に、効率的にパワーヘッドルームを報告可能とする通信システム、基地局装置、移動局装置、パワーヘッドルーム報告方法および集積回路を提供することを目的とする。 - 特許庁

To easily and efficiently perform encoding processing appropriately for an imaging device under XY address control of a CMOS solid-state imaging device or the like by application to a video camera, electronic still camera or monitoring device for recording a result of imaging using a motion picture, for example, in an encoding apparatus, imaging apparatus, integrated circuit for an imaging device, decoding apparatus and image data processing method.例文帳に追加

本発明は、符号化装置、撮像装置、撮像素子の集積回路、復号化装置及び画像データの処理方法に関し、例えば動画による撮像結果を記録するビデオカメラ、電子スチルカメラ、監視装置等に適用して、ＣＭＯＳ固体撮像素子等のＸＹアドレス制御による撮像素子に好適に、簡易かつ効率良く符号化処理することができるようにする。 - 特許庁

A flip chip is mounted by a method wherein the semiconductor chip, the solder fill and the printing circuit substrate are arrayed well under a condition that the solder fill is adhered onto the semiconductor chip previously or the solder fill is adhered onto the printing circuit substrate previously to make them integrated type and, thereafter, the semiconductor chip and the printing circuit substrate are connected mutually through a reflow process.例文帳に追加

半導体チップ上にソルダフィルを先に付着、または印刷回路基板上にソルダフィルを先に付着して一体型に作った状態で半導体チップ、ソルダフィル及び印刷回路基板がよく整列されるようにした後に、リフロー工程を通じて半導体チップと印刷回路基板が電気的に互いに連結されるようにすることを特徴とするフリップチップ搭載方法である。 - 特許庁

The layout method of the integrated circuit device comprises a step (S14) for searching an area where a functional cell is not arranged yet, and a step (S16) for arranging a power supply reinforcement cell including first and second power supply reinforcement lines at least a part of which is formed, respectively, of first and second polysilicon wiring patterns in an area where a functional cell is not arranged yet.例文帳に追加

本発明の集積回路装置のレイアウト方法は、機能セルが配置されていない未配置領域を探索するステップ（ステップＳ１４）と、未配置領域に、少なくとも一部が第１及び第２のポリシリコン配線パターンによりそれぞれ形成された第１及び第２の電源補強線と、を含む電源補強セルを配置するステップ（ステップＳ１６）と、を含む。 - 特許庁

In the quartz-based glass optical waveguide with the electronic active element and the method for manufacturing the waveguide by which the quartz-based glass optical waveguide 10 and the electronic active element 20 are integrated, a thin film transistor 20 functioning as the electronic active element is formed on the surface of the clad 12 of the quartz-based glass optical waveguide 10 after forming the quartz-based glass optical waveguide 10 in a thermal process.例文帳に追加

石英系ガラス光導波路１０と電子能動素子２０とを一体化する電子能動素子付き石英系ガラス光導波路及びその製造方法において、熱プロセスにより上記石英系ガラス光導波路１０を形成した後、上記石英系ガラス光導波路１０のクラッド１２表面に電子能動素子としての薄膜トランジスタ２０を形成する。 - 特許庁

This is the method to collect particulate sample by using a gas sampler (10) equipped with an access door (18), including a step of collecting the above sample on a base material (48), a step of automatically sealing the above base material whenever the access door is open, and a step of recording a series of storage information on a memory means (90) integrated with the base material.例文帳に追加

点検扉（１８）を有するガス採取装置（１０）を用いて微粒子試料を捕集する方法であって、基材（４８）上に前記試料を捕集する工程と、前記点検扉が開いているときはいつも前記基材を自動的に密封する工程と、前記基材と一体化している記憶手段（９０）上に一連の保管情報を記録する工程とを含む。 - 特許庁

A hologram element 306a provided in the optical integrated unit having the tracking error detecting function by three beam method is sectioned into first and second regions 601 and 602 having diffraction directions in a direction that the sub-beams 202, 202b are separated, and diffraction grating patterns using respectively one side and the other side of a circular columns being symmetry respect to a boundary line 603 are provided in respective regions.例文帳に追加

３ビーム法によるトラッキング誤差検出機能を有する光集積ユニットに設けられるホログラム素子３０６ａは、サブビーム２０２ａ、２０２ｂが離間する方向に、回折方向が異なる第１領域６０１、第２領域６０２に区分され、各領域には境界線６０３に関して対称な円弧列のそれぞれ一方及び他方を用いた回折格子パタンが設けられる。 - 特許庁

The exposure data forming method comprises steps of arranging patterns inside a block so as to satisfy a pattern size and an inter-pattern distance determined by a design rule, of forming data for manufacturing a block mask mounted with the block, and of extracting a pattern layout satisfying the pattern size and inter-pattern distance of the block from layout data concerning semiconductor integrated circuits to form wafer manufacturing exposure data.例文帳に追加

露光データ生成方法は、設計規則で定められるパターンサイズ及びパターン間距離を満たすようにパターンをブロックの内部に配置し、該ブロックを搭載したブロックマスク製造用露光データを生成し、該ブロックの該パターンサイズ及び該パターン間距離を満たすパターン配置を半導体集積回路のレイアウトデータから抽出してウエハ製造用露光データを生成する各段階を含む。 - 特許庁

The layout method of semiconductor integrated circuit is constituted for conducting (ST31) layout/wiring process, extracting (ST33) a resistance value, a capacitance value, and an allowable current value of signal wire from layout data obtained by the layout/wiring process, and calculating (ST37) signal electromigration of the signal wire from the resistance value, capacitance value, and allowable current value obtained (ST34).例文帳に追加

半導体集積回路のレイアウト方法であって、配置・配線処理を行い（ＳＴ３１）、該配置・配線処理により得られたレイアウトデータから信号配線の抵抗値、容量値および許容電流値を抽出し（ＳＴ３３）、該抽出した該抵抗値，該容量値および該許容電流値（ＳＴ３４）から、前記信号配線のシグナルエレクトロマイグレーションを計算する（ＳＴ３７）ように構成する。 - 特許庁

In the connecting method of a thermoplastic resin branch pipe to a thermoplastic resin main pipe while branching the branch pipe, a flange is integrated previously with the one end of the branch pipe and the branch pipe is turned under a condition that the flange is abutted against the outer peripheral surface of the main pipe by pressure whereby the branch pipe is welded to the main pipe through fusion welding by friction heat.例文帳に追加

熱可塑性樹脂本管に熱可塑性樹脂分岐管を分岐して接合する方法において、前記分岐管の片端部に鍔部を予め一体的に形成し、前記鍔部を前記熱可塑性樹脂本管の外周面に圧接した状態で、前記分岐管を回転させることにより、摩擦熱により前記本管と前記分岐管とを溶着することを特徴とする。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit device which improves a manufacturing margin in an wiring process and eliminates a large area pad exclusively used for connecting wires between a substrate and a semiconductor chip, by easily realizing a complete flatness of the surface of a substrate and semiconductor chip when arranging the semiconductor chip in a groove provided in a substrate such as a wafer.例文帳に追加

ウェハ等の基板に設けられている溝に半導体チップを配置する際、基板と半導体チップ表面の完全平坦性を容易に実現することにより、配線工程の製造マージンを向上させ、基板と半導体チップ間の配線接続時に使用していた配線接続専用の大面積パッドを不要とした、半導体集積回路装置の製造方法を提供することにある。 - 特許庁

To provide a device and a method for driving data for a liquid crystal display device which enable substantial decrease in loss due to a failure of a tape carrier package by separately integrating digital-analog conversion parts and output buffer parts, and moreover decrease in the number of integrated circuits functioning as digital-analog conversion by driving the digital-analog converter parts in a time-division manner.例文帳に追加

本発明はデジタル−アナログの変換部と出力バッファ部を分離して集積化することでテープ・キャリア・パッケージの不良による損失を著しく減らすことができ、またデジタル−アナログの変換部を時分割駆動することでデジタル−アナログの変換機能をする集積回路の数を減らすことができるようにする液晶表示装置のデータの駆動装置及び方法に関するものである。 - 特許庁

The quantitative evaluation method of the stuck lubricant is characterized by detecting and measuring an integrated value of a fluorine fragment by using a temperature programmed desorption gas analyzer (TDS) for a magnetic head slider stuck with the lubricant on a disk substrate in contact with a magnetic disk substrate coated with the fluorine-based lubricant perfluoropolyether (PFPE), and thereby quantitizing the amount of the lubricant stuck onto the head slider.例文帳に追加

フッ素系潤滑剤パーフルオロポリエーテル（ＰＦＰＥ）を塗布した磁気ディスク基板に接触してディスク基板上の潤滑剤が付着した磁気ヘッドスライダーに対し、昇温脱離ガス分析装置（ＴＤＳ）を用いてフッ素フラグメントの積分値を検出・測定して、ヘッドスライダー上に付着した潤滑剤量を定量化することを特徴とする付着潤滑剤の定量評価方法。 - 特許庁

This floor panel 1 applied to a floor F of the first floor of a house constructed by a conventional method, is provided with a skeleton part 2 comprising a square frame 10 and a horizontal brace 20 disposed at the frame 10 to form an isosceles triangle with a corner 11, and the horizontal brace 20 and a heat insulating material 34 are integrated with the floor panel 1.例文帳に追加

本発明の床パネル１は、在来工法住宅の一階の床Ｆに適用される床パネル１であって、正方形状とされた枠１０と、その枠１０に当該枠１０の角１１と二等辺三角形を形成するように配設された火打２０とからなる骨格部２を備えて火打２０および断熱材３４が床パネル１に一体化されてなるものである。 - 特許庁

To obtain a low-cost and high-performance semiconductor integrated circuit and its manufacturing method by preventing production of drum shapes in a second insulating layer which insulates conductive layers, by etching in lateral direction in a multilayer wiring construction in which layers including conductive layers as wiring are formed in multilayer, by interposing a first insulating layer made mainly of organic polymer film.例文帳に追加

配線となる導電層を含む層状部分が、有機高分子膜を主材料とする第一絶縁層を介在して多層的に形成された多層配線構造において、横方向エッチングによって導電層間を絶縁する第二絶縁層に太鼓形状が生じることを防止し、低コストで高性能な半導体集積回路およびその製造方法を得ることを目的とする。 - 特許庁

In order to solve a short channel effect in a highly integrated semiconductor device, a method of fabricating a semiconductor device includes steps of: forming gate patterns over an insulating layer and a silicon active region formed on a semiconductor substrate; removing the silicon active region exposed between the gate patterns; and filling a space between the gate patterns to form a plug.例文帳に追加

高集積半導体装置において、ショートチャンネル効果を克服するため、本発明に係る半導体素子の製造方法は半導体基板の上部に形成された絶縁層、及びシリコン活性領域上にゲートパターンを形成するステップ、前記ゲートパターンの間の露出したシリコン活性領域を取り除くステップ、及び前記ゲートパターンの間を埋め込んでプラグを形成するステップを含む。 - 特許庁

To provide a guide ring that is produced by using a precision casting method, has relatively excellent appearance by integrated molding, forms a constitution by a uniform metal phase, increases the strength of structure, has a prolonged use life, and heightens texture of finished product, additional value and degree of freedom of design of due to application of a metal material having high hardness and corrosion resistance.例文帳に追加

精密鋳造方法を利用してガイドリングを製造することにより、ガイドリングは一体成形による比較的よい外観を有すると共に、均一した金相による組成に形成し構造の強度を高めると共に、使用寿命を延ばし、さらに高硬度、耐錆腐蝕の金属材料に適用するため、完成品の質感、付加価値と設計の自由度を高める。 - 特許庁

In the control method of the NOx emission control system, during the ammonia generation control, an ammonia adsorption target amount At which is a target value of ammonia to be adsorbed by the selective reduction catalyst 33 is calculated, and the ammonia generation control is performed only when an integrated value A3 of an ammonia generation amount A4 generated by the first catalyst 32 by the ammonia generation control is less than the ammonia adsorption target amount At.例文帳に追加

アンモニア生成制御に際して、選択還元型触媒３３で吸着するアンモニアの目標値であるアンモニア吸着目標量Ａｔを算出し、アンモニア生成制御により第１触媒３２で生成されるアンモニア生成量Ａ４の積算値Ａ３がアンモニア吸着目標量Ａｔを下回る時にのみアンモニア生成制御を実施する。 - 特許庁

To provide a semiconductor device capable of suppressing crosstalk relating to the propagation in a horizontal direction of noise whose generation source is an element formed at a prescribed part of a semiconductor substrate, preventing the decline of a Q value of a Q factor, reducing signal loss and being suitable for forming an LSI integrated circuit even by a substrate with bad crystallinity such as a silicon substrate, and to provide its manufacturing method.例文帳に追加

半導体基板の所定の部分に形成された素子を発生源とするノイズの横方向への伝搬に係るクロストークの発生を抑制でき、ＱファクターのＱ値の低下を防止して信号損失を小さくでき、シリコン基板のような結晶性の良くない基板でもＬＳＩ集積回路を形成するのに好適な半導体装置及びその製造方法を提供する。 - 特許庁

To provide a radiation sensitive composition suitable for electronic components of an integrated circuit device, a liquid crystal display, a solid-state image sensor, etc., and giving a resin film excellent in sensitivity to radiation and excellent also in light resistance and dielectric characteristics, and to provide a laminate obtained by forming a resin film using the radiation sensitive composition on a substrate and a method for manufacturing the laminate.例文帳に追加

放射線に対する感度に優れ、耐光性にも優れ、更に誘電特性にも優れた樹脂膜を与える、集積回路素子、液晶表示素子、固体撮像素子等の電子部品に好適な感放射線組成物、この感放射線組成物を用いてなる樹脂膜を基板上に形成した積層体、及びこの積層体の製造方法を提供する。 - 特許庁

To provide a method and an apparatus for manufacturing a preform which has a short molding cycle, in which a base material can be integrated and a shape can be held and selvage treatment of a molded article is almost unnecessary after molding is performed in a mold and which has a high accuracy when the preform is manufactured by using a laminated reinforcing fiber fabric base material unimpregnated with a resin (a dry base material).例文帳に追加

積層した樹脂が未含浸の補強繊維織物基材（ドライ基材）を用いてプリフォームを製造する際に、成形サイクルが短かく、基材が一体化できて形態が保持され、かつ成形金型で成形した後の成形品の耳加工が殆ど不要となる精度の高いプリフォームを作製するための製造方法および製造装置を提供する。 - 特許庁

To provide a high-speed and area-saved semiconductor integrated circuit device by providing a procedure for reducing the size of a memory required for storage and a method for realizing the procedure.例文帳に追加

論理関数の真理値表の値を記憶するルックアップテーブル（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ，ＬＵＴ）を用いた論理回路のプロトタイピングやデバッグなどに広く用いられているフィールドプログラマブルゲートアレー（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａｙ，ＦＰＧＡ）では、論理関数実現時の面積効率の悪さと低速性が問題となっているので、記憶に必要なメモリのサイズを削減する手法およびその実現法を提供することで、高速、省面積な半導体集積回路装置を提供する。 - 特許庁

According to an embodiment of the invention, the method for dynamically providing advertisements include receiving access request information for a specific content from a user; determining an access route of the user based upon the respect information; dynamically selecting advertisements based upon the access route determination; and providing a content integrated picture including the selected advertisements and the specific content.例文帳に追加

本発明の一実施形態によると、動的に広告を提供するための方法であって、ユーザから特定コンテンツのアクセス要求情報を受信し、要求情報に基づいてユーザのアクセス経路を判断し、アクセス経路判断に基づいて動的に広告を選択し、選択された広告及び特定のコンテンツを含むコンテンツ統合画面を提供すること、を含むことを特徴とする方法が提供される。 - 特許庁

In a method for producing a friction member wherein a support plate and a friction material composition are integrated, a mold in which the support plate is preliminarily arranged is filled with an uncured friction material composition made by kneading at least a thermosetting resin, a fibrous reinforcing material, a friction adjusting material and an elastomer and this composition is heated and cured to be integrally molded along with the support plate.例文帳に追加

支持板と摩擦材組成物が一体化されてなる摩擦部材の製造方法であって、予め支持板の設置された金型内に、少なくとも熱硬化性樹脂、繊維状補強材、摩擦調整材及びエラストマーが混練された未硬化の摩擦材組成物を充填し、これを加熱硬化させて前記支持板と一体的に成形することを特徴とする摩擦部材の製造方法に係る。 - 特許庁

The method for manufacturing a non-contact type data receiver/transmitter includes steps of: previously applying a protective agent onto a release layer; forming a laminate including a coating material 12 and an inlet 11 on a protective film 20 using a release base material on which the protective film 20 is formed by curing the protective agent; integrating the laminate and the protective film 20; and then cutting the integrated one into a prescribed inlet shape.例文帳に追加

本発明の非接触型データ受送信体の製造方法は、予め剥離層の上に保護剤を塗布し、この保護剤を硬化させて保護膜２０を形成した剥離基材を用いて、その保護膜２０上に、被覆材１２およびインレット１１からなる積層体を形成して、この積層体と保護膜２０を一体化した後、この一体化されたものを所定のインレット形状に裁断することを特徴とする。 - 特許庁

This power consumption verification method of an integrated circuit is achieved by making a computer execute an operation rate calculation procedure for calculating the data toggle rate of each logical circuit module described with circuit data and a power total sum calculation procedure for calculating the data power by using a data toggle rate with respect to an element for which a data power is required, and for calculating the total sum of the power of all elements.例文帳に追加

上記課題は、集積回路の消費電力検証方法であって、回路データで記述される論理回路モジュール毎のデータトグル率を算出する動作率算出手順と、データ電力を要する素子に対しては前記データトグル率を用いて該データ電力を算出して、全素子の電力の総和を算出する電力総和算出手順とをコンピュータが実行することにより達成される。 - 特許庁

To provide a dicing tape-integrated film for a semiconductor back surface, the film which keeps a good detachability when a semiconductor element is picked up, prevents generation of chip scattering and chipping of the semiconductor element when dicing a semiconductor wafer, and prevents cutting water used in dicing from intruding between an adhesive layer and a flip-chip film used for a semiconductor back surface when dicing the semiconductor wafer, and to provide method for producing a semiconductor device.例文帳に追加

半導体素子のピックアップの際の良好な剥離性を維持しつつ、半導体ウェハのダイシングの際の半導体素子のチップ飛びやチッピングの発生、ダイシングの際に用いる切削水が粘着剤層とフリップチップ型半導体裏面用フィルムとの間に進入するのを防止することが可能なダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法を提供する。 - 特許庁

A method of fabricating an epitaxial compound semiconductor III-V wafer suitable for the subsequent fabrication of at least two different types of integrated active devices (such as an HBT and an FET) on such wafer is provided by providing a substrate; growing a first epitaxial structure on the substrate; and growing a second epitaxial structure on the first epitaxial structure.例文帳に追加

ウエハ上に（ＨＢＴ及びＦＥＴのような）少なくとも２つの異なるタイプの集積活性デバイスをその後に作製するのに適したエピタキシャル第３〜５族化合物半導体ウエハを作製する方法を、基板を提供するステップ；基板上に第１のエピタキシャル構造体を成長させるステップ；及び第１のエピタキシャル構造体上に第２のエピタキシャル構造体を成長させるステップによって構成した。 - 特許庁

The present invention relates to the manufacturing process, the system and the method, which senses closed loop pressure, and easily assembles and tests the feedback integrated fluid manifold, and the system for testing the fluid manifold of the present invention includes: reservoir for storing a fluid; a pump for moving selectively the fluid toward the manifold; and a testing mechanism communicated with the manifold, and accessing a specified test data.例文帳に追加

本発明は、クローズドループ圧力感知及びフィードバック一体型流体マニホールドの組み立て及び試験を容易とすることができる製造プロセス、システム、及び方法に関するものであり、本発明に係るマニホールド試験システムは、流体を貯蔵するリザーバと、流体をマニホールドエリアに向けて選択的に移動させるポンプと、マニホールドに連通され、規定の試験データにアクセスする試験機構と、を含んでいる。 - 特許庁

In detecting a wobble signal from such an optical disk and demodulating the address information, a wobble information detecting method generates an even- ordered harmonic signals and a data clock, multiplies a reproduced wobble signal by the generated even-ordered harmonic signals, accumulates signals obtained by multiplication in each data clock and determines the code of digital information on the basis of an integrated value at the end edge of the data clock.例文帳に追加

ウォブル情報検出方法では、このような光ディスクからウォブル信号を検出してアドレス情報を復調する際に、偶数次の高調波信号及びデータクロックを生成し、再生したウォブル信号に対して生成した偶数次の高調波信号を乗算し、乗算して得られた信号をデータクロック毎に積算し、データクロックの終了エッジでの積算値に基づきデジタル情報の符号を判断する。 - 特許庁

The method includes a step (100) for generating all or part of dynamic cell identifiers or dynamic location area codes from the static cell identifiers or the static location area codes by means of a masking module (11) integrated in equipment belonging to the architecture of a network under consideration, thereby disabling geographical conversion of a mobile terminal (1) for an outside service other than services authenticated by an operator.例文帳に追加

前記方法は、モバイル端末（１）に関して、検討中のネットワークのアーキテクチャに属する装置において統合されるマスキングモジュール（１１）の手段により、静的セル識別子または静的ロケーションエリアコードから、動的セル識別子または動的ロケーションエリアコードの全てまたは一部を生成するステップ（１００）を具備することによって、オペレーターによって認証されたサービス以外の外部サービスに対して地理的変換を不可能にする。 - 特許庁

In the method of forming a substrate-coupling equivalent circuit, a semiconductor chip formed with a semiconductor integrated circuit is divided into 2 or more horizontal portion chips horizontally sliced, the substrate-coupling equivalent circuit is derived by estimating each horizontal portion chip in resistance mesh approximation, and the substrate-coupling equivalent circuit of entire semiconductor chip is obtained by connecting these substrate-coupling equivalent circuits on a circuit net list.例文帳に追加

基板結合等価回路の生成方法は、半導体集積回路の形成された半導体チップを水平方向にスライスした２個以上の水平部分チップに分割し、それぞれの水平部分チップを抵抗メッシュ近似して基板結合等価回路を導出して、これらの基板結合等価回路を回路ネットリスト上で接続することにより半導体チップ全体の基板結合等価回路を得る。 - 特許庁

The method of manufacturing the semiconductor integrated circuit by combining at least one standardized functional block and a newly developed custom functional block includes a step for forming a basic block chip that embodies the standardized functional block, a step for forming another custom block chip that embodies the custom functional block, and a step for coupling the basic block chip and the custom block chip.例文帳に追加

少なくとも一つの標準化された機能ブロックと、新たに開発したカスタム機能ブロックとを組み合わせて半導体集積回路を製造する方法において、前記標準化された機能ブロックを具現する基本ブロックチップを形成する工程と、前記カスタム機能ブロックを具現する別途のカスタムブロックチップを形成する工程と、前記基本ブロックチップと前記カスタムブロックチップとを結合する工程とを有する。 - 特許庁

To provide a semiconductor substrate in which a semiconductor layer formed on one substrate can be formed on other substrate by joining substrates with an insulating film disposed therebetween, and in this case the semiconductor substrate is manufacturable easily, while keeping a good crystalline structure without damaging the crystalline structure of the semiconductor layer, a field effect transistor, an integrated circuit and a method for manufacturing the semiconductor substrate.例文帳に追加

絶縁膜を介在させて基板同士を貼り合わせることで、一方の基板上に形成された半導体層を他方の基板に形成できると共に、この際に当該半導体層の結晶構造を損傷させることなく、高品質な結晶構造を維持したまま簡単に製造できる半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法を提案する。 - 特許庁

(2) In the case of an application for the registration of an aesthetic design and of a functional design which is not an integrated circuit topography, a mask work or a series of mask works, the definitive statement may be accompanied, on Form D6, by an explanatory statement relating to the design, which explanatory statement may refer to features of the article(s) to which the design is to be applied including the function and/or the method or principle of construction of the article(s).例文帳に追加

(2) 美的意匠及び機能的意匠であって集積回路の回路配置，マスクワーク又は連続マスクワークでないものの登録出願の場合は，様式D6による定義陳述書に，意匠に係る説明陳述書を付することができる。この説明陳述書においては，意匠が用いられる物品の特徴(物品の機能及び／又は構造の方法若しくは原理を含む)に言及することができる。 - 特許庁

In a manufacturing process of a multilayer printed wiring board wherein a lining substrate and prepreg laminated in an integrated body, a lining processing method of a printed wiring board is used which is provided with a process for coarsening a surface of a copper circuit formed on the lining substrate by using the chemistry coarsening liquid, and a process for treating the coarsened copper circuit surface by using silane coupling agent.例文帳に追加

内層回路基板とプリプレグとを積層一体化してなる多層プリント配線板の製造プロセスにおいて、内層基板に形成された銅回路表面を化学粗化液により粗化する工程、および粗化された銅回路表面をシランカップリング剤で処理する工程を少なくとも有することを特徴とする多層プリント配線板の内層処理方法を提供することで、課題を解決した。 - 特許庁

To provide a layout method for semiconductor integrated circuit in which integration of semiconductor chip can be enhanced while shortening the design period, by providing a processing step for performing automatic placement and routing of basic cells allowed to be placed in an automatic layout area including an area between megamacros by providing the basic cells additionally with information for allowing placement in an area prohibiting placement of basic cell except the megamacro.例文帳に追加

配置許容基本セルに対してはメガマクロを除いた基本セル配置禁止領域での配置を許可する情報を付加して、メガマクロ間の領域を含む自動レイアウト領域における配置許容基本セルの自動配置・配線を行う処理工程を備え、半導体チップの集積度を向上し、かつ設計期間を短縮することが可能な半導体集積回路のレイアウト方法を提供する。 - 特許庁

In the method of connecting optical fibers 14A, 14B to the optical integrated device 11 which is structured integrally with the optical waveguide 17 formed with an optical waveguide core 18 in a substrate 16, the optical fibers are connected to the waveguide core at the end face 20A of the waveguide, nearly at right angles to the optical axis of an optical signal propagating in the waveguide core.例文帳に追加

基板１６に、導波路コア１８を形成した光導波路１７が一体に設けられて構成された光集積装置１１に光ファイバ１４Ａ、１４Ｂを接続する光集積装置への光ファイバ接続方式において、導波路の端面２０Ａにおける導波路コアに光ファイバが、導波路コア内を伝搬する光信号の光軸に対し略直角な方向に接続されたものである。 - 特許庁

The method of manufacturing a plurality of integrated photosensors arranged on the same substrate, each composed of at least a lower electrode layer 103, a semiconductor layer 105 and an upper electrode 107, comprises a step of forming an insulation film 108 on the surface of the electrode layer or the semiconductor layer and a step of scribing at least the electrode layer or the semiconductor layer, starting from the insulation film 108.例文帳に追加

少なくとも下部電極層１０３と、半導体層１０５と、上部電極層１０７とからなる光起電力素子を同一基板上に複数配列してなる集積型光起電力素子の製造方法において、電極層または半導体層の表面に絶縁膜１０８を形成する工程と、絶縁膜１０８側から少なくとも電極層または半導体層をスクライブする工程とを有する。 - 特許庁

To provide a method for manufacturing a small-sized antenna wherein an antenna conductor pattern 10 and a dielectric molded object are integrated, by setting the antenna conductor pattern 10 to the cavity formed by molds 22A and 22B to injection-mold a dielectric material so as not to generate a crack or deformation in the dielectric molded object, even if the ejection speed of the dielectric molded object from the molds is increased.例文帳に追加

アンテナ導体パターン10を金型22Ａ、22Ｂ内にセットし、誘電体材料を射出成形して、アンテナ導体パターン10と誘電体成形体が一体化された小型アンテナを製造する場合に、誘電体成形体の金型からの突き出し速度を速くしても、誘電体成形体にクラックが発生したり導体パターンに変形が発生したりすることの少ない小型アンテナの製造方法を提供する。 - 特許庁

To execute accurate simulation by calculating an accurate delay time while appropriately reflecting the computation of the delay time with the effect of a gate delay saturation phenomenon due to the influence of wiring resistance when computing the delay time of a computing element gate unit in a logic cell of a semiconductor integrated circuit including an LSI or the like, regarding a method and apparatus for computing a delay time of a circuit.例文帳に追加

回路の遅延時間演算方法及び遅延時間演算装置に関し、ＬＳＩ等を含む半導体集積回路の論理セルにおける演算素子ゲート部の遅延時間を演算するに際し、配線抵抗の影響によるゲート遅延の飽和現象の効果を適切に当該遅延時間の演算に反映させ、正確な遅延時間の算出により正確なシミュレーションを実行させることを目的とする。 - 特許庁

In the method for manufacturing the skin integrated molded article by arranging the skin in a mold and injecting a molten resin in the mold to form a resin base material integrally bonded to the skin on the rear surface side of the skin, the skin has air permeability and an uneven surface is formed to the surface, which is brought into contact with the skin, of the mold.例文帳に追加

表皮を金型内に配置し、溶融樹脂を該金型内に射出することで該表皮の裏面側に該表皮と一体的に接合した樹脂基材を形成する表皮一体成形品の製造方法において、前記表皮が通気性を有し、かつ前記金型として該表皮に表面が当接する金型表面に凹凸面が形成されたものを用いることを特徴とする表皮一体成形品の製造方法。 - 特許庁

In the instantly demolding manufacturing method of the concrete product integrated with the sheetlike elastic cushioning material molded by pressure molding or vibration pressure molding, the sheetlike elastic cushioning material equipped with a projection embedded in concrete is preliminarily installed in a form and both end parts of the projection are cut so as to become longer than the maximum dimension of fine aggregate of placed concrete and arranged to be molded.例文帳に追加

加圧成形または振動加圧成形によって成形するシート状弾性緩衝材を一体化したコンクリート製品の即時脱型製法において、コンクリート中に埋設される突起部を備えた前記シート状弾性緩衝材をあらかじめ型枠に設置し、かつ該突起部の両端部を打設するコンクリートの細骨材最大寸法より長くカットして配置し成形することを特徴とする。 - 特許庁