「integrated method」に関連した英語例文の一覧と使い方(169ページ目) - Weblio英語例文検索

To provide a solar battery module mounting method which is implemented by using inexpensive solar battery modules having no waterproof or fire-protection structure, brings about cost reduction due to the use of the inexpensive modules, ensures an appearance equal to that exhibited when building material-integrated solar battery modules are set, and enhances the degree of freedom of selection of solar battery modules, roof shapes, and roofing materials.例文帳に追加

防水、防火構造を有しないコストが安い太陽電池モジュールを使い、それに伴うコストの低減を実現しつつ、建材一体型太陽電池モジュールを設置した状態と同等の美観で、太陽電池モジュール、屋根形状と屋根材の選択の自由度を高めた太陽電池モジュールの取付け施工方法を提供する。 - 特許庁

In another embodiment, the method includes the step of using the DGD reducer integrated into the optical transponder to receive and process optical input signal, and the step of receiving electrical input signal, narrow spectrum of the electrical input signal, convert the electrical input signal into optical output signal and then transmit it.例文帳に追加

他の実施形態では、方法は、光トランスポンダ内に集積されたＤＧＤ軽減器を用いて、光入力信号を受信し、かつ処理するステップと、電気的な入力信号を受信し、電気的な入力信号のスペクトルを狭くし、電気的な入力信号を光出力信号に変換し、かつ光出力信号を送信するステップとを含む。 - 特許庁

In generating a simulation model expressed in a description form by variable resistance and load capacity, such a method is employed that values of the variable resistance and load capacity are obtained based on a change in current waveform flowing between power supply terminals of a semiconductor integrated circuit, and a simulation model can be made extremely easily and accurately.例文帳に追加

可変抵抗と負荷容量による記述形式で表現されたシミュレーションモデルの作成において、半導体集積回路の電源端子間に流れる電流波形の変化に基づいて可変抵抗と負荷容量の値を求めるという方法を用いることにより、非常に容易かつ正確にシミュレーションモデルを作成することができる。 - 特許庁

The method for producing Sushi comprises integrating ingredients 110 such as fish and shellfish, and rice 120 such as vinegar rice or seasoned rice followed by heating the rice part 120 of the integrated Sushi 100 via a heating means 200 such as charcoal 201 or the like.例文帳に追加

本願発明の寿司の製造方法としての特徴は、魚介類等のネタ１１０と、酢メシやダシメシ等のメシ類１２０とが一体化された寿司の製造方法であって、前記ネタ１１０とメシ類１２０とを一体化した後に、一体化された寿司１００のメシ類部分１２０を、木炭２０１等の加熱手段２００によって加熱する点にある。 - 特許庁

This method for designing a semiconductor integrated circuit includes: a step for deciding a flipflop in which the number of post stage gates driven in accordance with a change in stored data is not less than a standard value, as a first flipflop (large power FF); and a step for creating a scan chain having a group of flipflops working based on the same clock signal.例文帳に追加

本発明による半導体集積回路の設計方法は、保持するデータの変化に伴って駆動する後段ゲートの数が、基準値以上のフリップフロップを第１フリップフロップ（パワー大ＦＦ）として決定するステップと、同一のクロック信号によって動作するフリップフロップ群を有するスキャンチェーンを作成するステップとを具備する。 - 特許庁

To provide a low-cost internal-combustion engine ignitor and a method of manufacturing its secondary coil which prevents the positional deviation of a terminal turnably mounted on the flange of a secondary bobbin, with a first and second connectors being integrated with the terminal, so that the second connector takes assumes an escape position and a connecting position.例文帳に追加

この発明は、第１接続部と第２接続部とをターミナルに一体に作製し、かつ第２接続部を退避位置と接続位置とをとるようにターミナルを２次ボビンの鍔部に回動自在に取り付けるようにして、ターミナルの位置ずれの発生を抑制できる安価な内燃機関用点火装置およびその２次コイルの製造方法を得る。 - 特許庁

To provide a module for an integrated optical pickup and an integrat ed optical pickup using the module with which the irradiation distance of a plurality of semiconductor laser beams of a conventional type is spuriously brought closer by making use of a reflective face, with a simple method suitable for a mass production realized at a low cost.例文帳に追加

通常の構造の半導体レーザを用いて複数の半導体レーザの発光点間隔を反射面を利用して擬似的に近接させることが可能で、量産に適した簡便な方法でしかも低コストに実現することが可能な集積型光ピックアップ用モジュールおよび該モジュールを用いた集積型光ピックアップを提供すること。 - 特許庁

The method for manufacturing a chip size package by resin sealing the front surface of a semiconductor wafer having a front surface on which an integrated circuit is formed and a rear surface on the opposite side and then dividing the semiconductor wafer into individual semiconductor chip regions comprises a step for providing a reinforcing plate 50 on the rear surface of the semiconductor wafer before it is segmented into individual pieces.例文帳に追加

集積回路が形成された表面と、前記表面とは反対側の裏面とを有する半導体ウエハの、前記表面を樹脂にて封止した後に個片の前記半導体チップ領域に分割するチップサイズパッケージの製造方法において、前記半導体ウエハの前記裏面に補強板５０を設けた後に個片に分割する工程を有する。 - 特許庁

The method of manufacturing the holder integrated lens 1 provided with a holder 4 on the outer periphery of a lens 4 comprises packing metallic powder into at least a portion of a region corresponding to the holder of a prescribed molding flask, packing lens blank powder into the region corresponding to the lens of the molding flask, and sintering a molded preform containing the metallic powder and the lens blank powder.例文帳に追加

レンズ４の外周にホルダ４が設けられたホルダ一体型レンズ１の製造方法であって、所定の成形枠におけるホルダ相当領域の少なくとも一部に金属粉末を充填し、又成形枠のレンズ相当領域にレンズ素材粉末を充填し、金属粉末とレンズ素材粉末を含んだ成形母材を焼結させる。 - 特許庁

This manufacturing method of thin-film semiconductor devices should include a process for preparing a member 120 that has a semiconductor film 110 with a semiconductor device and/or a semiconductor integrated circuit 140 on a separation layer 100, a process for separating the member 120 in the separation layer by the pressure of fluid, and a process for changing the semiconductor film into a chip after the separation process.例文帳に追加

半導体素子及び／又は半導体集積回路140を備えた半導体膜110を分離層100上に有する部材120を用意する工程、該部材120を流体の圧力により該分離層で分離する分離工程、及び該分離工程後該半導体膜をチップ化するチップ化工程を有することを特徴とする薄膜半導体装置の製造方法。 - 特許庁

To provide a multi-purpose electrolytic treatment apparatus and electrolytic treatment method which realize a cleaning effect adaptive to new materials and manufacturing processes introduced in a semi-conductor device, and also meet a need for a cleaning technology which is expected to be more increased as the semi-conductor device becomes finer and highly integrated.例文帳に追加

半導体デバイスに導入されつつある新たな材料や製造プロセスに対応した洗浄効果を奏することができ、しかも、半導体デバイスの微細化及び高集積化が進むに従って今後ますます高まると予想される洗浄技術に対するニーズにも対応し得る多目的な電解処理装置及び電解処理方法を提供する。 - 特許庁

To provide a fluorescent X-ray analyzer which analyzes hafnium and tantalum on a semiconductor substrate in a semiconductor integrated circuit manufacturing process for forming hafnium oxide film being a high dielectric gate insulating film and tantalum nitride film being a barrier metal film with high sensitivity and high precision, with one iridium X-ray tube, and also to provide an fluorescent X-ray analyzing method.例文帳に追加

高誘電体ゲート絶縁膜である酸化ハフニウム膜、バリアメタル膜としてタンタル窒化膜を製膜する半導体集積回路製造プロセスにおける半導体基板上のハフニウム、タンタルを１本のイリジウムＸ線管で高感度、高精度に分析することができる蛍光Ｘ線分析装置およびその方法を提供することを目的とする。 - 特許庁

The present manufacturing method of CMOS integrated circuit device comprises forming a titanium nitride film for adjusting electrical characteristics of a high dielectric gate insulation film before forming a gate electrode film at an N channel region and a P channel region, the titanium nitride film being composed of a lower film containing relatively rich titanium and an upper film containing relatively rich nitrogen.例文帳に追加

本願発明は、ＣＭＯＳ集積回路デバイスの製造方法において、Ｎチャネル領域およびＰチャネル領域において、ゲート電極膜形成前の高誘電率ゲート絶縁膜の電気的特性を調整するためのチタン系窒化物膜を下方のチタンを比較的多く含む膜と、上方の窒素を比較的多く含む膜を含む構成とするものである。 - 特許庁

To provide a method for preparing an expression-inducing gene which can be effectively used, a recombinant vector in which the gene was integrated, a spermatophyte in which the structural gene region was expressed by transducing the expression-inducing gene, and a male-sterile plant utilizing the expression-inducing gene.例文帳に追加

種子植物の遺伝的形質を向上させる品種改良において、有効に利用することのできる発現誘導遺伝子、前記発現誘導遺伝子を組み込んだ組換えベクター、前記発現誘導遺伝子を導入して構造遺伝子領域を発現させた種子植物、および発現誘導遺伝子を利用した雄性不稔植物の作出方法を提供する。 - 特許庁

To provide a semiconductor device in which a capacitance element made of high dielectric oxide having a perovskite structure, a capacitance element made of nitride and a resistance element made of high-resistive metallic material are integrated on the same compound semiconductor substrate, and to provide a method for manufacturing the same, wherein characteristics of the elements are not deteriorated and a process cost can be reduced.例文帳に追加

特に、ペロブスカイト構造の高誘電体酸化物による容量素子と窒化物による容量素子と高抵抗金属材料による抵抗素子とを同一化合物半導体基板上に集積化した半導体装置およびその製造方法に関し、素子の特性を損ねることなく、プロセスコストの低減を可能とする半導体装置およびその製造方法を提供する。 - 特許庁

In a method for producing a three-dimensional object by laminating curing layers 2, in which a powdery material 1 is to be cured, in turn, an embedding member 3 is installed, the material 1 is packed around the member 3 and cured in the neighborhood of the member 3 to be integrated with it, and the layers 2 are laminated in turn.例文帳に追加

粉末材料１が硬化される硬化層２を順次に積層形成して三次元形状の造形物を得る三次元形状物製造法において、埋設用部材３を設置しておきその周辺に粉末材料１を充填し、この粉末材料１を同埋設用部材３の近傍でこれと一体化されるように硬化させて、硬化層２を順次に積層形成する。 - 特許庁

To provide a polishing pad for forming a flat surface on glass, a semiconductor, a dielectric/metal complex and an integrated circuit chip or the like in which a polishing state can be well observed optically, and to provide polishing equipment using the same and a method of manufacturing a semiconductor device using the same.例文帳に追加

ガラス、半導体、誘電／金属複合体及び集積回路等に平坦面を形成するのに使用される研磨用パッド及び本研磨パッドを備えた研磨装置及び本研磨装置を用いた半導体デバイスの製造方法において、研磨中に研磨状態を光学的に良好に測定できる研磨パッド及び研磨装置及び半導体デバイスの製造方法を提供する。 - 特許庁

When a data transmitting server 10 sends the transmission data enciphered by using a cryptographic key 14, a recipient terminal 20 receives these data, preserves them in a temporary data preserving area 24, deciphers the transmission data while using a decipher key 26, which is integrated by a method unknown for the recipient, generates an electronic signature corresponding to these data and returns it as a receipt through a receipt returning means 22.例文帳に追加

データ送信サーバ10が，暗号鍵14を用いて暗号化した送付データを送ると，受信者端末20は，それを受理して一時的データ保管領域24に保管し，受領証返送手段22によって受信者に知られない方法により組み込まれた復号鍵26を用いて送付データを復号し, それに対して電子署名を生成し受領証として返送する。 - 特許庁

A resin molded item has at least a two-dimensional reinforcing core material formed in a non-planar shape, a resin surface layer covering the surface of the core material and a resin-made structure portion molded and integrated into one body with the resin surface layer and projecting from the resin surface layer wherein the resin surface layer and the structure portion are molded by means of an injection molding method.例文帳に追加

非平面状に成形された二次元補強コア材料と、該コア材料の表面を覆う樹脂表皮層と、該樹脂表皮層と一体に形成されかつ樹脂表皮層から突出した樹脂製構造部とを少なくとも有し、該樹脂表皮層と該構造部は射出成形法で一体成形されたものであることを特徴とする樹脂成形体。 - 特許庁

Even when the integrated lens 2 is formed by a forming method using a movable die MK, and a preplacement die FK and a postplacement die SK, an adhesion between the standing rib 41 and the movable die MK is improved at the time of forming the preplaced lens 4, and the preplaced lens 4 is surely held to the movable die MK, thereby enabling prevention of an incomplete molding beforehand.例文帳に追加

可動金型ＭＫと、先打ち金型ＦＫ及び後打ち金型ＳＫを用いた成形法により一体化レンズ２を成形する場合においても、先打ちレンズ４の成形時に立ち上げリブ４１と可動金型ＭＫとの密着性が高められ、先打ちレンズ４が確実に可動金型ＭＫに保持されることになり、成形不良を未然に防止することが可能となる。 - 特許庁

In a method for designing a cell-based semiconductor integrated device wherein a computer having a memory is used, a plurality of sorts of cells as fundamental units to be arranged as a layout are previously recorded in the memory in designing, and the cells are selectively arranged from the memory, at least one sort of cells is previously recorded as a cell 100 including a bypass capacitor 104.例文帳に追加

記憶部を有するコンピュータを用い、記憶部に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、記憶部からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、セルの少なくとも一種類はバイパスコンデンサ１０４を含むセル１００として登録しておくことにより上記課題を解決できる。 - 特許庁

The method of designing a semiconductor integrated circuit includes the steps of: selecting a first cell to be reduced, from layout pattern data designed in advance; calculating the area of a free space which is adjacent to the first cell; and fixing one side selected according to the area of the free space, and for reducing the first cell by changing the other side opposite to the one side.例文帳に追加

本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタンデータから縮小対象の第１セルを選択するステップと、第１セルに隣接する空き領域の面積を算出するステップと、空き領域の面積に応じて選択された一辺を固定し、前記一辺に対向する他の辺を変動させて前記第１セルを縮小するステップとを具備する。 - 特許庁

The fuel oil analysis method includes both of a step of measuring a ^1H-NMR spectrum of fuel oil and a step of determining a content ratio of an oxygenated compound having a hydrogen atom bound to a carbon atom at the α position of an oxygen atom in the fuel oil on the basis of an integrated value of peaks derived from the oxygenated compound in the ^1H-NMR spectrum.例文帳に追加

燃料油の^１Ｈ−ＮＭＲスペクトルを測定する工程と、上記^１Ｈ−ＮＭＲスペクトルにおける、酸素原子のα位の炭素原子に結合した水素原子を有する含酸素化合物由来のピークの積分値に基づき、上記燃料油中の上記含酸素化合物の含有割合を求める工程と、を有する、燃料油の分析方法。 - 特許庁

In the method of manufacturing the semiconductor integrated circuit device, the quantity of thallium to be added to a plating solution 21 is detected by monitoring the applied voltage to the plating solution 21 during the process of forming gold bump electrode by a gold electroplating technology using a non-cyanide based plating solution to restrain the plating defect such as abnormal deposition of gold due to the decrease of the concentration of thallium to be added.例文帳に追加

半導体集積回路装置の製造方法において、非シアン系メッキ液を用いた電解金メッキ技術によって金バンプ電極を形成する工程中、メッキ液２１への印加電圧をモニターすることにより、メッキ液２１へのタリウムの添加量を検出して、タリウム添加濃度の減少による異常析出等のメッキ不良の発生を抑止する。 - 特許庁

A designing method for a semiconductor integrated circuit according to the present invention comprises the steps of: newly connecting a clock-gated insertion FF between a clock-gated front stage FF and a clock-gated subsequent stage FF; and determining a clock gating cell to be inputted into the insertion FF depending on types of the clock-gating cells corresponding to the front stage FF and the subsequent stage FF.例文帳に追加

本発明は、クロックゲーティングされた前段ＦＦと後段ＦＦとの間に新たに、クロックゲーティングされた挿入ＦＦを接続する半導体集積回路の設計方法であって、前段ＦＦ、後段ＦＦに対応したクロックゲーティングセルのタイプに応じて、挿入ＦＦに入力するクロックゲーティングセルを決定する半導体集積回路の設計方法である。 - 特許庁

To provide an airport surface monitoring method and system that falsely improves the azimuth resolution using a secondary radar, reduces incorrect detection of a plurality of close targets, and generates a track (integrated track) of high accuracy, even when the primary radar has such an azimuth resolution that the plurality of targets are close to each other and are recognized as one target.例文帳に追加

複数の目標が接近して一目標と認識してしまう程度の方位分解能である一次レーダであっても、二次レーダを利用して、方位分解能を擬似的に向上させ、近接した複数の目標の誤検出を減少させて、精度の高い航跡（統合航跡）を生成することが可能な空港面監視方法及び空港面監視システムを提供すること。 - 特許庁

The wiring method of the semiconductor integrated circuit includes: a process for reading a net level information in a state that a preset pattern is stopped at predetermined timing; and a process which when a wiring pair matched with a previously defined adjacent condition exists, performs wiring based on the net level information so that the wiring pair is turned to different potential or the wiring pair is not matched to the adjacent condition.例文帳に追加

本発明の半導体集積回路の配線方法は、プリセットパタンを所定のタイミングで停止させた状態でのネットレベル情報を読み込む工程と、予め定義された隣接条件に適合する配線ペアが存在すると、ネットレベル情報に基づいて、配線ペアが異電位になるか、又は配線ペアが隣接条件に適合しなくなるように配線を行う工程と、を備える。 - 特許庁

To provide a polishing method in manufacturing a semiconductor integrated circuit, which can be used for chemical mechanical polishing of a body to be polished having a layer containing polysilicon or modified polysilicon, which provides a high polishing speed of a layer containing a silicon material other than polysilicon or modified polysilicon, and which can selectively suppress polishing of the layer containing polysilicon or modified polysilicon.例文帳に追加

半導体集積回路の作製において、ポリシリコン又は変性ポリシリコンを含む層を有する被研磨体に対する化学的機械的研磨に用いることができ、ポリシリコン又は変性ポリシリコン以外のケイ素系材料を含む層の研磨速度が迅速であり、且つ、ポリシリコン又は変性ポリシリコンを含む層の研磨を選択的に抑制しうる研磨方法を提供する。 - 特許庁

To provide an adhesive sheet which can be stuck to a wafer at low temperatures of 100°C or lower, is soft to the extent that it can be handled at room temperature and also can simultaneously be cut with a wafer on the normal cutting conditions, a dicing tape integrated type adhesive sheet formed by laminating the adhesive sheet and a dicing tape, and a method for manufacturing a semiconductor device using the same.例文帳に追加

１００℃以下の低温でウエハに貼付可能であり、室温で取扱い可能な程度に柔軟であり、かつ、通常に行われる切断条件において、ウェハと同時に切断可能である接着シート、該接着シートとダイシングテープを積層してなるダイシングテープ一体型接着シート、およびこれらを用いた半導体装置の製造方法を提供すること。 - 特許庁

A method for generating the test pattern for the tester includes: the step of cyclizing a first test pattern 201 generated in logic design with a cycle in accordance with a clock signal 20 of the highest frequency to be used in a semiconductor integrated circuit; and the step of changing a timing edge in the first test pattern 201 to a period boundary just before the timing edge, to generate a second test pattern 301.例文帳に追加

本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 - 特許庁

The method of manufacturing the thin-piece element arrayed substrate, in which the thin-piece elements are arranged in the single layer on the substrate, includes a process of carrying the thin-piece elements with an inclined flow of liquid using element carrying liquid, a process of integrating the thin-piece elements, and a process of arraying the integrated thin-piece elements on the substrate.例文帳に追加

薄片状素子を基板に単層で配列させる薄片状素子配列化基板の製造方法において、素子搬送液体を用いて液体傾斜流で該薄片状素子を搬送する工程と、該薄片状素子を集積化する工程と集積した薄片状素子を基板上に配列させる工程とを有する薄片状素子配列化基板の製造方法。 - 特許庁

A method for producing a probe test head for testing a semiconductor integrated circuit includes a step in which a plurality of probes 81 are defined for one or a plurality of masks, a step in which a plurality of probes are produced by using the masks, and a step in which a plurality of probes 81 are arranged by inserting them into the corresponding holes of a first die 42 and a second die 44.例文帳に追加

半導体集積回路をテストするためのプローブ・テスト・ヘッドを製造する方法は、１つ又は複数のマスクとして、複数のプローブ８１の形状を画成するステップと、該マスクを使用して、複数のプローブを製造するためのステップと、第１のダイ４２と第２のダイ４４内の対応するホールを通して複数のプローブ８１を配置するステップとを含んでいる。 - 特許庁

To provide a communication system capable of efficiently managing the wireless link state of a frequency band by taking a cooperation relation among a plurality of frequency bands into consideration, a mobile station device, a wireless link state managing method and an integrated circuit, regarding a communication system including a base station device for performing communication by using a plurality of frequency bands and the mobile station device wireless-connected to the base station device.例文帳に追加

複数の周波数帯域を用いて通信を行なう基地局装置及び基地局装置に無線接続される移動局装置を含む通信システムにおいて、複数の周波数帯域の連携関係を考慮し、効率的に周波数帯域の無線リンク状態を管理可能な通信システム、移動局装置、無線リンク状態管理方法及び集積回路を提供する。 - 特許庁

To provide a processing liquid for forming a pattern due to a chemically amplified resist composition superior in in-plane uniformity (CDU) and defect performance of a resist pattern and in addition, for forming the resist pattern reducing an amount of use of the processing liquid in order to stably form a highly precise fine pattern for manufacturing highly integrated and highly precise electronic device, and to provide a method for forming the pattern using it.例文帳に追加

高集積かつ高精度な電子デバイスを製造するための高精度な微細パターンを安定的に形成するために、レジストパターンの面内均一性（ＣＤＵ）及び欠陥性能に優れ、また処理液の使用量を低減できるレジストパターンを形成し得る化学増幅型レジスト組成物によるパターン形成用の処理液及びそれを用いたパターン形成方法を提供する。 - 特許庁

To provide a TAB (Tape Automated Bonding) tape increasing the reliability in a semiconductor package manufacturing process by preventing generation of foreign matter such as Cu particles with no presence of a Cu or metal pattern layer in a sprocket hole part where friction is generated due to a drive roller in progress of assembling a panel with a drive IC (Integrated Circuit) or a chip/drive IC; and to provide a method of manufacturing the same.例文帳に追加

ドライブＩＣまたはチップ／ドライブＩＣとパネルとのアセンブリ進行時に、駆動ローラにより摩擦が発生するスプロケットホールの部位にＣｕまたは金属パターン層が存在せず、Ｃｕパーティクルなどの異物の発生を防止することによって、半導体パッケージの製造工程において信頼性を向上させることができるＴＡＢテープ及びその製造方法を提供する。 - 特許庁

In the manufacturing method for speakers, a diaphragm shape section 12 is formed from a hoop resin film 11 by pressure forming and a voice coil 5 and a frame 16 are integrated with the resin film 11, then the outer circumferential part of the diaphragm is cut off to decrease number of ring components holding the diaphragm 12a and to reduce assembling man-hours thereby reducing the cost.例文帳に追加

本発明のスピーカの製造方法は、フープ状の樹脂フィルム１１から圧空成型時に振動板形状部１２の形成と樹脂フィルム１１へのボイスコイル５とフレーム１６の一体化を行いその後、振動板外周部を切断することで、振動板１２ａを保持するリング状の部品を削減し、組立工数を削減して、コストダウンを可能とするものである。 - 特許庁

This method is constituted of steps of: receiving a physical representation of a cell layer in an integrated circuit design as an input 704; finding a reference coordinate system of selected part in the cell layer from the physical representation 706; selecting an initial element located closest to the reference coordinate 708; and constructing a basic structure including a minimum element in the initial element and physical representation 710.例文帳に追加

本方法は、集積回路デザインのセル層の物理表現を入力として受け取り７０４、物理表現からセル層の選択された部分の基準座標系を発見し６、基準座標の最も近くに位置する初期要素を選択し７０８、初期要素と物理表現における最小数の要素とを含む基本構造を構築する７１０各ステップから構成される。 - 特許庁

This method includes the steps that a product of an axial load (P) be impressed to the serial arrangement, displacement (X_s) of the serial arrangement, and the number of spring washers (N_s) be integrated so as to obtain the potential energy with respect to the series arrangement, and that at least 2 nonlinear equations be solved.例文帳に追加

この方法は、直列配置に加えられた軸方向荷重（Ｐ）と該直列配置の変位（Ｘ_ｓ）と該直列配置に積み重ねられたばね座金の数（Ｎ_ｓ）との積を積分することによって該直列配置についての位置エネルギーを求めること、及び、少なくとも２つの非線形方程式を解いて該直列配置に積み重ねられたばね座金の弾性を求めることを含む。 - 特許庁

In the method for managing a product, i.e. a display module including an integrated circuit of transistors fabricated on a substrate using a thin film, a marking is formed using any one thin film constituting the transistor during a process for fabricating the transistor wherein information indicative of a specified subject related to the display module is provided through marking.例文帳に追加

基板上に薄膜を用いて形成されたトランジスタを集積化してなる回路を含む表示モジュールの製品管理方法であって、前記トランジスタの作製過程において、前記トランジスタを構成する薄膜のいずれか一を用いてマーキングを形成し、前記マーキングは、前記表示モジュールに関連する特定の主体を示す情報を形成していることを特徴とする製品管理方法。 - 特許庁

Especially, as a configuration example in the case of not using an integrated casting method, the position of the crown part is open and the opening is surrounded by a fixing plate projecting from the head body at the peripheral edge and forming an annular recess, and the thin plate is buried in the recess of the head body and held by the fixing plate.例文帳に追加

特に、一体鋳造法を使用しようとしない場合の構成例として、前記中空状のヘッド本体は、そのクラウン部の位置が開口となっている上、該開口はその周縁の前記ヘッド本体から突出して環状の窪みとなった止め板に囲まれており、また、前記薄板は、前記ヘッド本体の窪みに埋まれて前記止め板に保持されているものが挙げられる。 - 特許庁

An exclusive software interpreting the conditions such as a stand alone, or an integrated software to an existing software or a software in interlocking with the existing software is prepared, and the system adopts a method where the actual transmission of information or information to a receiver is conducted when the respective conditions hold so as to control separately the actual transmission of information and disclosure of the information to the receiver.例文帳に追加

この条件を解釈する専用のソフトをスタンドアロン、もしくは既存のソフトへの組込み形式、もしくは既存ソフトとの携作動形式のものを準備し、情報の実際の発信や受け手への通知はそれぞれの条件が成立した時点で行う方式を取る事により、実際の情報の伝送と受け手への情報の開示とを分離して制御する。 - 特許庁

The method for testing a semiconductor integrated circuit having a novolatile memory element and a peripheral circuit part other than the novolatile memory element comprises a first step for applying a high voltage to all memory cells in the novolatile memory element and a second step for imparting a test pattern to the peripheral circuit part other than the novolatile memory element while applying a high voltage wherein both steps are performed simultaneously.例文帳に追加

不揮発性記憶素子と不揮発性記憶素子以外の周辺回路部を備えた半導体集積回路の試験方法において、不揮発性記憶素子の全メモリセルに高々電圧を印加する第１のステップと、不揮発性記憶素子以外の周辺回路部に高電圧を印加しながら試験パターンを付与する第２のステップとを有し、上記両ステップを同時に実施する。 - 特許庁

The design method for semiconductor integrated circuit comprises steps of (A) providing an operation model of the power gating circuit; (B) setting a restriction for rush current; (C) executing a circuit simulation using the operation model; and (D) generating timing data showing the ON timing for turning on each of the plurality of power supply switches based on the result of the circuit simulation.例文帳に追加

本発明に係る半導体集積回路の設計方法は、（Ａ）パワーゲーティング回路の動作モデルを提供するステップと、（Ｂ）突入電流に関する制約を設定するステップと、（Ｃ）動作モデルを用いた回路シミュレーションを実行するステップと、（Ｄ）回路シミュレーションの結果に基づいて、複数の電源スイッチのそれぞれをＯＮさせるＯＮタイミングを示すタイミングデータを生成するステップとを有する。 - 特許庁

A method of improving an yield of semiconductor integrated circuit device comprises: a step of calculating a fault rate of a design rule based on multiple fault rates of corresponding multiple experimental design rule values and on the number of features in a layout of interest corresponding to the multiple experimental design rule values, respectively; and a step of correcting the layout of interest based on the fault rate of the design rule.例文帳に追加

本発明の半導体集積回路装置の歩留まり向上方法は、多数の実験デザインルール値に対応する多数の欠陥率と、関心レイアウト内で前記多数の実験デザインルール値各々に該当するフィーチャの数に基づいて前記デザインルールの欠陥率を算出し、前記デザインルールの欠陥率に基づいて関心レイアウトを修正することを含むことを特徴とする。 - 特許庁

To provide a semiconductor memory device, a semiconductor integrated circuit system using the same, and a control method for the semiconductor memory device, whereby the load on a control device is reduced by reducing the access frequency and substrate design is facilitated.例文帳に追加

本発明は、半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法に関し、アクセス回数を減少させて制御装置の負担を低減させると共に基板設計が容易になる半導体記憶装置及びそれを用いた半導体集積回路システム並びに半導体記憶装置の制御方法を提供することを目的とする。 - 特許庁