「integrated method」に関連した英語例文の一覧と使い方(168ページ目) - Weblio英語例文検索

The method for fabricating an integrated circuit on a semiconductor wafer preferably comprises a step for designing a reticle including a pattern composition member having relatively small critical dimensions in order to form a corresponding circuit composition member based on an overlapped region formed using a plurality of exposing steps, through shift, such that the circuit composition member has relatively small necessary critical dimensions.例文帳に追加

好適には、上記方法は、下記のステップ、すなわち、回路構成部材が、必要な、比較的小さな臨界寸法を持つように、その間のシフトにより、複数の露出ステップを使用して形成した重畳領域に基づいて、対応する回路構成部材を形成するために、臨界寸法を持つパターン構成部材を含むレティクルを設計するステップを含む。 - 特許庁

This method for adjusting a timing in a semiconductor integrated circuit comprise a process for retrieving a part where it is possible to facilitate countermeasures to a hold error to be generated between flop flops and a hold error countermeasures part retrieving process for preventing any hold error to be generated between flop flops by applying a delay value for the hold error value to the optimal hold error countermeasures part.例文帳に追加

半導体集積回路におけるタイミング調整方法であって、フリップフロップ間に発生しているホールドエラー対策が適用可能な箇所を検索する工程と、最適なホールドエラー対策箇所に対してホールドエラー値分のディレイ値を与えて、フリップフロップ間に発生しているホールドエラーを解消するホールドエラー対策箇所検索工程とを含む。 - 特許庁

To provide a mold having a large area of transferring surface with ultra-high precision by directly bonding a thick vitreous metal layer to a matrix of the mold to be integrated, by paying attention to the superplasticity nature of vitreous metal (amorphous alloy) in the supercooled region, and by utilizing the best use thereof; and to provide a method for manufacturing the same.例文帳に追加

金属ガラス（非晶質合金）の過冷却領域における超塑性の特性に着目し、それを最大限に発揮させ、金型の母材に厚肉な金属ガラス層を直接結合させて一体化することによって、大面積な転写面を有する極めて高精度な金型およびその金型の製造方法を提供する。 - 特許庁

In the evaluation method for ride quality on rail vehicle, by evaluating ride quality on rail vehicle based on two variables of centrifugal force and vibration acting to right and left directions with respect to the traveling direction of the rail vehicles, ride quality during the period of curve passage and ride quality during the period of point and crossing passage can be treated in an integrated fashion.例文帳に追加

鉄道車両の乗り心地評価方法において、鉄道車両の乗り心地を前記鉄道車両の進行方向に対する左右方向に作用する遠心力と振動の２変量に基づいて評価することにより、曲線通過時の乗り心地と分岐器通過時の乗り心地を一元的に取り扱うようにした。 - 特許庁

This aligning method of semiconductor integrated circuit includes a step by which aligning pattern data per a specified unit area is extracted from aligning pattern data inputted in an aligning device, and the aligning pattern data extracted and a dummy pattern data for every specified unit area are merged and the aligning processing of the aligning pattern data and the dummy pattern data merged is executed for every area.例文帳に追加

露光装置に入力した露光パターンデータから所定の単位領域毎の露光パターンデータを抽出し、抽出した露光パターンデータと、所定の単位領域毎のダミーパターンデータとをマージし、マージした露光パターンデータとダミーパターンデータとを単位領域毎に露光処理するステップとを有することを特徴とする半導体集積回路の露光方法。 - 特許庁

The method comprises a step 204 of dividing an integrated circuit (IC) chip into a plurality of local task regions, a step 206 of identifying the congruent local task regions, a step 212 of classifying the congruent local task regions into corresponding groups by an OPC classification group, and a step 216 of executing OPC to the respective groups of the congruent local task regions.例文帳に追加

ＩＣチップを複数の局所タスク領域に分割するステップ２０４と、一致する局所タスク領域を識別するステップ２０６と、ＯＰＣ分類モジュールによって一致する局所タスク領域を対応するグループに分類するステップ２１２と、一致する局所タスク領域のそれぞれのグループにＯＰＣを実行するステップ２１６とによって構成される。 - 特許庁

The method for manufacturing the electroformed component includes: a step of arranging a child component 4 coated with a removable resin on a substrate 1 having a mask 3; a step of forming an electroformed metallic part 6a integrated with the child part 4; and a step of removing the coating 5 on the incorporated child component 4 from the completed electroformed component 6.例文帳に追加

本発明の電鋳部品の製造方法は、除去可能な樹脂でコーティングした子部品４を、マスク３を有する基板１に配置する工程と、子部品４と一体に電鋳金属部６ａを形成する工程と、完成した電鋳部品６から内包した子部品４のコーティング５を取り除く工程とを含むことを特徴とする。 - 特許庁

To provide a wire harness protector and a wire harness arranging method that enables the reliable prevention of sticking out of an permissible arranging space, even if a plurality of wire harnesses which are arranged individually are integrated partially and arranged to pass through a narrow arranging space, having limited permissible arranging dimensions, and that enables the wire harnesses to be arranged easily.例文帳に追加

個別に配索される複数のワイヤーハーネスが部分的に統合されて、限定された配索許容寸法を有する狭い配索空間を通って配索される場合でも、許容された配索空間からのはみ出しを確実に防止することができ且つ、配索を容易にできるワイヤーハーネス用プロテクタおよびワイヤーハーネス配索方法を提供すること。 - 特許庁

To provide a testing circuit and a testing method which have function capable of conducting a contact test or the like of terminals of a semiconductor device mounted on a board at a low cost, and capable of starting with a simple starting sequence without needing exclusive terminals, and preventing an easy start-up in the state of usual application in a semiconductor integrated circuit.例文帳に追加

ボード等に実装された半導体装置の端子のコンタクト試験等を安価に行う機能を備えた試験回路およびその試験方法、および半導体集積回路に関し、専用の端子を必要とせずに簡単な起動シーケンスで起動し、かつ、通常の使用状態では容易に起動しないようにすることを目的とする。 - 特許庁

A capacity measuring device constituted by including a voltage source 1 with a current limit function for impressing a voltage with different voltage to a capacity to be measured and an integrator 3 capable of continuous integration functioning by repeating integrating function for measuring the integrated value of current flowing in the capacity to be measured and a capacity measuring method using the device are provided.例文帳に追加

被測定容量に異なる電圧値で電圧を印可するための電流制限機能付き電圧源１と、被測定容量を流れる電流の積分値を測定するための一定周期で積分動作を繰り返す連続積分動作可能な積分器３とを含んでなる容量測定装置とそれを用いた容量測定方法を提供する。 - 特許庁

To provide a semiconductor device having a trench isolation structure, wherein related to a CMOS integrated circuit, etc., it comprises multiple power source voltage using trench isolation as an element isolation method, both isolation characteristics between NMOS and PMOS at a low power source voltage part and a latch-up resistance of a high power source voltage part are maintained without difficulty in the manufacturing process.例文帳に追加

素子分離方法としてトレンチ分離を用いた多電源電圧を有するＣＭＯＳ集積回路等において、低電源電圧部のＮＭＯＳとＰＭＯＳの分離特性と高電源電圧部のラッチアップ耐性を両立することができると共に、製造工程上の困難性を伴わないトレンチ分離構造を有する半導体装置を提供する。 - 特許庁

The method, which is integrated with a Bi CMOS process and which forms the polysilicon-to-polysilicon capacitor, comprises a step in which the lower-part plate electrode of the capacitor is formed, while the gate electrode of a CMOS transistor is stuck and a step in which an upper-part SiGe plate electrode is formed, while the SiGe base region of a heterojunction bipolar transistor is grown.例文帳に追加

ＢｉＣＭＯＳプロセスと一体化されたポリシリコン−ポリシリコン間キャパシタを形成する方法が、ＣＭＯＳトランジスタのゲート電極の付着の間に、ポリシリコン−ポリシリコン間キャパシタの下部プレート電極を形成するステップと、ヘテロ接合バイポーラ・トランジスタのＳｉＧｅベース領域の成長の間に、上部ＳｉＧｅプレート電極を形成するステップとを含む。 - 特許庁

To provide a semiconductor integrated circuit for magnetic recording with a write circuit which does not cause any problems in terms of withstanding pressure for an element even if it is operated by supply voltage of 5 V system and is capable of writing data on a medium with a magnetic recording method at a high speed, and to provide a medium record reproduction system with the high speed and reliability using it.例文帳に追加

５Ｖ系の電源電圧で動作させても素子の耐圧上何ら問題のとともに、磁気記録方式のメディアに対して高速でデータの書込みを行なうことができる書込み回路を有する磁気記録用半導体集積回路およびそれを用いた高速で信頼性の高い媒体記録再生システムを実現する。 - 特許庁

A cerium oxide abrasive is provided that contains slurry, wherein ceric oxide having 2.5 or more of an integrated intensity ratio a/b, when the diffraction intensity by the face (111) obtained by X-ray diffraction is (a), the diffraction intensity by the face (200) is b is dispersed in a medium, and a method of grinding a predetermined substrate with this ceric oxide abrasive is provided.例文帳に追加

Ｘ線回折法で得られる（１１１）面による回折強度ａと（２００）面による回折強度ｂがａ／ｂの積分強度比で２．５以上である酸化セリウムを媒体に分散させたスラリーを含む酸化セリウム研磨剤及びこの酸化セリウム研磨剤で、所定の基板を研磨することを特徴とする基板の研磨法。 - 特許庁

To provide a search method of a novel barrier material for a semiconductor integrated circuit device composed of a metal of relatively low cost or an intermetallic compound containing the metal, and having the excellent effect of suppressing copper diffusion similarly to a conventional ruthenium barrier material, with no problem in terms of supply performance.例文帳に追加

従来のルテニウムバリア材と同様に優れた銅拡散の抑制効果を有し、供給性の点で問題がなく、比較的低コストの金属又はその金属を含む金属間化合物からなる新規な半導体集積回路装置用バリア材の探索方法及び当該探索方法によって探索される半導体集積回路用バリア材を提供する。 - 特許庁

The method for forming a polysilicon (p-Si) film in a process for manufacturing an integrated circuit(IC) comprises a step for sputtering an amorphous silicon (a-Si) material on a substrate, a step for supplying mixture gas containing hydrogen by about 4 vol.% during gas supply, and a step for forming an amorphous silicon film containing hydrogen.例文帳に追加

集積回路（ＩＣ）製造プロセスにおける多結晶シリコン（ｐ−Ｓｉ）膜を形成する方法は、基板上にアモルファスシリコン（ａ−Ｓｉ）材料をスパッタリングする工程と、ガス供給中に水素含有量が４体積％程度のガス混合気を供給する工程と、水素を含有するアモルファスシリコン膜を形成する工程とを包含する。 - 特許庁

To protect the gate oxide film of an input cell transistor against damages caused by electric charge generated, when a multilayer metal interconnection is formed through an RIE(reactive ion etching) method in a semiconductor integrated circuit device, where output cells and input cells are connected through a multilayer metal interconnection.例文帳に追加

本発明は、出力用セルと入力用セルとの間を、多層メタル配線により接続してなる構成の半導体集積回路装置において、ＲＩＥによって多層メタル配線を形成する際に生じる電荷により、入力用セルのトランジスタのゲート酸化膜が破壊されるのを防止できるようにすることを最も主要な特徴とする。 - 特許庁

This silane-terminated urethane-containing resin composition is characterized by adding surface-treated calcium carbonate having an integrated 90% diameter of 0.01 to 1 μm in a particle size distribution by a wet laser diffraction scattering method to a silane-terminated urethane-containing resin obtained by binding urethane groups to both the sides of a main chain comprising a polyoxypropylene and further binding silane groups to both the terminals.例文帳に追加

主鎖がポリオキシプロピレンで、その両側にそれぞれウレタン基が結合し、さらにその両末端にそれぞれシラン基が結合しているシラン末端ウレタン含有樹脂に、湿式のレーザー回折散乱法による粒度分布での積算９０％径が０．０１〜１μｍの範囲である表面処理炭酸カルシウムが含有されたことを特徴としている。 - 特許庁

In the process cartridge separation method by which the process cartridge in which the photoreceptor storage container and the developer storage container are integrated is separated into the photoreceptor storage container and the developer storage container, a thread is formed on a coupling pin connecting the photoreceptor storage container and the developer storage container, and the coupling pin is pulled off by being unscrewed.例文帳に追加

感光体収納容器と現像剤収納容器とが一体となったプロセスカートリッジを感光体収納容器と現像剤収納容器とに分離するプロセスカートリッジ分離方法であって、感光体収納容器と現像剤収納容器とを結合する合体ピンにネジを切り込み、ネジを引き抜くことにより合体ピンを抜き取るプロセスカートリッジ分離方法。 - 特許庁

The polymer electrolyte membrane is provided, characterized in that a crosslinked polytetrafluoroethylene porous body having a sulfonic acid group introduced thereinto by a radiation grafting method is impregnated with a perfluorosulfonic acid-based ion-exchanging material, a perfluorocarboxylic acid-based ion-exchanging or a hydrocarbon-based ion-exchanging material and they are integrated with each other as a composite type ion-exchanging membrane.例文帳に追加

放射線グラフト法によってスルホン酸基が導入された架橋ポリテトラフルオロエチレン多孔質体にパーフルオロスルホン酸系イオン交換材料、パーフルオロカルボン酸系イオン交換材料、または炭化水素系イオン交換材料が含浸されていて、複合型イオン交換膜として一体に成形されていることを特徴とする高分子電解質膜が提供される。 - 特許庁

In the method for producing the foamed resin molding, a resin composition for forming the foamed resin molding is separated into a plurality of layers of a surface layer and at least one core layer in the die and extruded in a state in which a void is generated between the layers, and the core layer is expanded outside so that the layers are integrated.例文帳に追加

ダイス内において発泡樹脂成形体を形成する樹脂組成物を表面層と１層以上のコア層の複数層に分離し、各層間に空隙が生じる状態として押出し、押出し後にコア層が外方に向かって膨張することにより、各層を一体化させることを特徴とする発泡樹脂成形体の製造方法。 - 特許庁

The cell layout method for determining a layout of a plurality of cells constituting an integrated circuit comprises a small cell width broadening procedure for changing the size of small cells defined to a predetermined size or less in a concentrated area where the small cells are concentrated and disposed to an apparently broadened size.例文帳に追加

本発明の課題は、集積回路を構成する複数のセルの配置を決定するセル配置方法であって、所定サイズ以下で定義される小セルが集中して配置される集中領域の該小セルのサイズを見かけ上幅広に変更する小セル幅広手順を有することを特徴とするセル配置方法により達成される。 - 特許庁

To provide a polishing method which reduces damages to the wafer surface and does not generate a large noise, even an average use amount of slurry reduces when polishing workpieces such as glass, a semiconductor, a dielectric/metal compound, and an integrated circuit are polished while supplying slurry on a polishing pad, in view of the foregoing prior art.例文帳に追加

本発明は、かかる従来技術の背景に鑑み、ガラス、半導体、誘電／金属複合体及び集積回路等の被研磨材を研磨パッド上にスラリーを供給しながら研磨をおこなう際に、平均スラリー使用量を低減しても、大きな異音を生じず、ウェハー表面へのダメージを少なくした研磨方法を提供せんとするものである。 - 特許庁

In the surface reforming method of the hard coating film 12, the surface of the hard coating film 12 is treated by ultraviolet rays, wherein oxygen concentration in an ultraviolet irradiation environment is 3 to 10% and integrated light amount of ultraviolet rays, directly under an ultraviolet ray lamp, is 800 to 2,000 mJ/cm^2.例文帳に追加

本発明のハードコート膜１２の表面改質方法は、ハードコート膜１２の表面に紫外線処理を施すハードコート膜１２の表面改質方法であって、紫外線照射雰囲気中の酸素濃度が３〜１０％、紫外線ランプ直下での紫外線の積算光量が８００〜２０００ｍＪ／ｃｍ^２であることを特徴とする。 - 特許庁

A present invention includes a method for integrating each of two or more separate and specific tests based on context particular content and integrating two or more separate and specific tests each having specific identifier into a synthesis test including more than two artifacts being integrated, and a computer readable medium, wherein the synthesis test has a particular identifier.例文帳に追加

本発明は、コンテキスト特定内容に基づく２つ以上の別個な特有の検査を統合し、各々が特有の識別子を備える前記２つ以上の個別な検査を２つ以上の統合された検査のアーチファクトを含む合成検査に統合する方法及びコンピュータ読み取り可能媒体であって、前記合成検査は１つの特有な識別子を有する。 - 特許庁

Automatic layout and wiring method of a semiconductor integrated circuit is provided with a step for deciding a wiring route, while a via shape and the number of vias are considered based on information, where layout design is terminated in outline wiring, a step for estimating the number of use wirings for each outline wiring search unit and a step for verifying the result.例文帳に追加

半導体集積回路の自動配置配線方法は、概略配線において、配置まで終了した設計情報に基づき、ビア形状／個数を考慮しながら配線経路を決定するステップと、概略配線探索単位ごとに使用配線本数を見積もるステップと、その結果を検証するステップを備えるようにした。 - 特許庁

The semiconductor integrated circuit manufacturing method creates an SOI layer thickness data base corresponding to actually measured data of thicknesses of SOI layers with respect to each identification data of the SOI substrates to extract the actually measured data of each SOI substrates from the SOI layer thickness data base and performs layer thickness regulating surface treatment for each SOI substrates on the basis of the extraction.例文帳に追加

本発明による半導体集積回路製造方法は、ＳＯＩ基板の識別データ毎にＳＯＩ層の厚さの実測データを対応付けたＳＯＩ層厚データベースを作成し、当該ＳＯＩ層厚データベースからＳＯＩ基板毎の実測データを抽出して、これに基づいてＳＯＩ基板毎の層厚調整表面処理をなす。 - 特許庁

The verification method for a semiconductor integrated circuit pattern includes: a step of extracting a pattern equal to or smaller than a specified pattern dimension; a step of extracting a pattern edge to be an object for lithography simulation from the above extracted pattern; and a step of subjecting the extracted pattern edge to the simulation to verify the pattern.例文帳に追加

半導体集積回路パターンの検証方法において、規定パターン寸法以下のパターンを抽出する工程と、前記抽出されたパターンからリソグラフィシミュレーションの対象となるパターンエッジを抽出する工程と、前記抽出されたパターンエッジに対してシミュレーションを実施して、パターンの検証を行なう工程とを具備することを特徴とする。 - 特許庁

The method for manufacturing a BiCMOS integrated circuit has a step for forming a base region 211 of a bipolar transistor and a P-type well 212 of an N-channel MOS transistor in one injecting step, and a step for forming a collector contact body well 213 of the bipolar transistor and an N-type well 208 of a P-channel MOS transistor in one injecting step.例文帳に追加

ＢｉＣＭＯＳ集積回路を製造する方法は、バイポーラ・トランジスタのベース領域２１１とＮチヤンネルＭＯＳトランジスタのＰ形ウエル２１２とを１つの注入段階で作成する段階と、バイポーラ・トランジスタのコレクタ接触体ウエル２１３とＰチヤンネルＭＯＳトランジスタのＮ形ウエル２０８とを１つの注入段階で作成する段階とを有する。 - 特許庁

To provide an electrode for a storage battery equipped with an electrode substrate which has a skeleton density and a surface area higher than a three-dimensions electrode substrate even though it has a composition with which a fiber-like nickel sintered compact is integrated with a 2-dimensional conductive core material, and a manufacturing method that such electrode for storage batteries can be manufactured with high precision.例文帳に追加

二次元的な導電性芯材に繊維状ニッケル焼結体が一体化された構成としながらも三次元電極基板よりも高い骨格密度および表面積を有する電極基板を備えた蓄電池用電極およびそのような蓄電池用電極を高精度に製造することのできる製造方法を提供する。 - 特許庁

To provide a delay analysis method of an integrated circuit that enables finding of delay condition violation expressing after clock tree synthesis during delay analysis in an ideal clock mode before clock tree synthesis, and enables reduction of the design man-hour when the delay condition violation expressing after clock tree synthesis is included in design data before the clock tree synthesis.例文帳に追加

クロックツリー合成前の理想クロックモードでの遅延解析時に、クロックツリー合成後に発現する遅延条件違反を発見できるようにし、クロックツリー合成前の設計データにクロックツリー合成後に発現する遅延条件違反が含まれている場合の設計工数を低減化できるようにした集積回路の遅延解析方法を提供する。 - 特許庁

To provide a high-performance and low-cost polarizing plate which attains an improved yield in a polarizing plate stamping step, comprises an obliquely stretched polarizing film, integrated with a reflective polarizer, in which little curl is generated and which provides a high-quality picture, a method for manufacturing the polarizing plate and a liquid crystal display device using the polarizing plate.例文帳に追加

偏光板打ち抜き工程で得率を向上することを可能にする斜め延伸した偏光膜から構成され、反射性偏光子と一体化し、カールの発生が少なく、高品位の画像を与える高性能で安価な偏光板、この偏光板の製造方法、およびこの偏光板を用いた液晶表示装置を提供する。 - 特許庁

To provide a power supply wiring method for a semiconductor integrated circuit device, which achieves the efficient power supply wiring for reducing the modifying work after the power supply wiring and for facilitating the signal wiring in post processing when carrying out the wiring connection of a power supply line to a power supply ring such as an IP module etc., and to provide a power supply wiring program and a design support system.例文帳に追加

ＩＰモジュール等の電源リングに電源ラインを配線接続する際に、電源配線後の修正作業を低減するとともに、後工程の信号配線を容易にするための効率的な電源配線を実現する半導体集積回路装置の電源配線方法、電源配線プログラム及び設計支援システムを提供すること。 - 特許庁

To provide an adhesive sheet capable of filling unevennesses of board wires, wires fitted on semiconductor chips, etc. producing no voids when stuck, good in workability and stability with low tackiness at about room temperature, and satisfying heat resistance and moisture resistance, to provide an integrated sheet using the adhesive sheet, to provide a semiconductor device, and to provide a method for producng the semiconductor device.例文帳に追加

基板の配線や、半導体チップに付設されたワイヤ等の凹凸を充てんでき、貼り付け時にボイドを生じない、室温付近でのタック強度が低く作業性、安定性に優れる、耐熱性や耐湿性を満足する接着シート、それを用いた一体型シート、半導体装置、及び半導体装置の製造方法を提供する。 - 特許庁

To provide a means for efficiently manufacturing a hollow material having high quality by easily pulling out an intermediate receiving material as a method for manufacturing the hollow material having the hollow part wherein both frame parts are integrated by mutually butt-welding frame parts of U-shaped in cross section continuing in the longitudinal direction of a pair of long size materials.例文帳に追加

一対の長尺材の長手方向に連続する断面コ字状ないしＵ字状の枠部同士を突き合わせて溶接することにより、両枠部が合体した中空部を備える中空材を製造する方法として、中受け材を簡単に抜出できるようにすることにより、高品質の中空材を能率よく製作可能とする手段を提供すること。 - 特許庁

The method of manufacturing separation membrane support includes a process of subjecting the nonwoven fabric to thermocompression by the use of at least two flat rollers, wherein the flat rollers consist of a combination of metallic rollers and elastic rollers, the elastic roller has a hardness (Shore D) of 70 to 99 and the nonwoven fabrics stacked in 2 to 5 layers are preferably subjected to thermocompression to be integrated.例文帳に追加

本発明の上記分離膜支持体の製造方法は、２本以上のフラットロールにより不織布を熱圧着し、フラットロールが金属製ロールと弾性ロールを含む組み合わせからなり、弾性ロールの硬度（Ｓｈｏｒｅ Ｄ）が７０〜９９であるもので、２〜５層積層された不織布を熱圧着により一体化することが好ましい態様である。 - 特許庁

The method for manufacturing a semiconductor device includes steps of: (a) forming a resin layer 20 on a semiconductor substrate 10 with an integrated circuit 12 by patterning; (b) curing the resin layer 20; (c) forming a resist layer 24 in a manner to cover the resin layer 20; and (d) dry-etching the resist layer 24 and the resin layer 20 until the resin layer 20 is exposed.例文帳に追加

半導体装置の製造方法は、（ａ）集積回路１２が形成された半導体基板１０に、樹脂層２０をパターニングして設けること、（ｂ）樹脂層２０を硬化させること、（ｃ）レジスト層２４を、樹脂層２０を覆うように設けること、（ｄ）レジスト層２４及び樹脂層２０を、樹脂層２０が露出するまでドライエッチングすること、を含む。 - 特許庁

This construction method for stabilizing and greening the slope is so formed that the anchor placed in the sloped natural ground fixes the bearing member 1 to the sloped natural ground, logs 21 are integrated thereto by vertically and laterally erected between the retainer materials 12 of the fixed bearing members 1 so as to stabilize the sloped natural ground, and borrow soil 4 is added to the sloped natural ground for the greening.例文帳に追加

また本発明は、斜面地山に打設したアンカーによって、前記支圧部材１を斜面地山上に固定し、固定した支圧部材１の保持材１２間に丸太２１を縦横に架設して一体化することで、斜面地山を安定化した後、斜面地山に客土４を投入し、緑化を行う、斜面の安定と緑化の構築方法である。 - 特許庁

To provide a method and its system for reserving a session resource in an IPv4/IPv6-integrated network system to grasp, in advance, whether a start node in a tunnel session can support a RSVP of a final node, and to set the tunnel session and a session between ends simultaneously when resource is reserved by a RSVP mechanism under a 4 to 6 DSTM environment.例文帳に追加

４ｔｏ６ ＤＳＴＭ環境でＲＳＶＰメカニズムによって資源を予約する場合に、トンネルセッションの開始ノードが最終のノードのＲＳＶＰ支援可能可否を予め把握できるようにし、トンネルセッションと終端間セッションが同時に設定することが可能なＩＰｖ４／ＩＰｖ６統合ネットワークシステムに経路資源を予約する方法及びそのシステムを提供する。 - 特許庁

To provide a method of forming a patterned feature portion on a substrate having a higher density (that is, a low pitch) as compared to what is possible using a standard photolithography processing technique using a single high-resolution photomask, while changing both the width of the patterned feature portion and a spacing (trench width) between the patterned features portions are in an integrated circuit.例文帳に追加

パターン形成特徴部の幅とパターン形成特徴部の間の間隔（トレンチ幅）の双方を集積回路内で変化させつつ単一高解像度フォトマスクを用いた標準フォトリソグラフィ処理技術を用いて可能であるものと比較して高密度（即ち、低ピッチ）を持つ基板上にパターン形成特徴部を形成する方法を提供する。 - 特許庁

The purpose is achieved by the means of a 'structured driver' defining the causal relation of the activity and relating resource groups and attributes such as the kind of the activity and a method for generating a calculation process with the 'structured driver' as a resource and attaining an analysis and management integrated type cost accounting model for performing cost accounting and profit allocation.例文帳に追加

この活動（アクティビティ）と関連するリソース群との因果関係および活動の種類などの属性も含めて定義した「構造化ドライバー」の手段と、この「構造化ドライバー」をリソースとして計算プロセスを生成し、原価計算のおよび収益配賦を行う採算管理一体型の原価計算モデルとする方法によって、課題を解決する。 - 特許庁

To provide a method for forming a tension material anchorage body by fixing tension materials on the opposed faces of a plurality of concrete members arranged in parallel for transmitting reaction to the concrete members, allowing the tension material anchorage body to be efficiency formed to be firmly integrated with the concrete members even when spaces between the plurality of concrete members are narrow.例文帳に追加

並列された複数のコンクリート部材の対向する面に、緊張材を定着して反力を前記コンクリート部材に伝達するための緊張材定着体を形成する方法であって、複数のコンクリート部材の間隔が狭い場合にも、緊張定着体を効率よく形成し、コンクリート部材と強固に一体化することができる方法を提供する。 - 特許庁

To provide a method for the development of mutant animals, (including genetically engineered animals and those carrying spontaneous mutations), as human disease models, in particular to provide an integrated technology, (including rigorous specifications and quality control), for the development of animal models that can serve as a living assay system, useful in biomedical research and in the development of human therapeutics.例文帳に追加

ヒト疾患モデルとしての変異動物（遺伝子組換え動物および偶発変異を有する動物を含む）の開発のための方法、生物医学研究においておよびヒト治療薬の開発において有用な生存アッセイシステムとして役立ち得る動物モデルの開発のための統合技術（綿密な仕様および質制御を含む）を提供すること。 - 特許庁

To obtain a low dielectric constant film having a low dielectric constant, excellent resistance to chemicals such as acid, alkali, etc., a silicon-based composition for forming such a low dielectric constant film, a semiconductor integrated circuit with a device having a high speed of response using such a low dielectric constant film and to provide a method for producing such a low dielectric constant film.例文帳に追加

誘電率が小さく、酸やアルカリなどの耐薬品性および耐湿性にも優れた低誘電率膜、このような低誘電率膜を形成するためのシリコン系組成物、このような低誘電率膜を使用したデバイスの応答速度が速い半導体集積回路、およびこのような低誘電率膜の製造方法を提供する。 - 特許庁

Disclosed is a molding die 40 and a method for producing the same, wherein a die stock 10 formed of a first metal and having a cavity molding face 42, and a bush formed of a second metal having excellent corrosion resistance and having a cooling water circulation hole 44 composing a cooling water flow path, are integrated to produce the molding die 40.例文帳に追加

第１の金属で形成され、且つキャビティ成型面４２を有する金型素材１０と、耐食性に優れた第２の金属で形成され、且つ冷却水流路を構成する冷却水循環穴４４を有するブッシュとを一体化して成型金型４０を製造する成型金型４０とその製造方法が開示される。 - 特許庁