「integrated method」に関連した英語例文の一覧と使い方(167ページ目) - Weblio英語例文検索

To provide a uniform laminated sheet using a heat-resistant org. fiber fabric as a reinforcing material, having a PTFE layer integrated with the surface thereof, excellent in chemical resistance, heat resistance, airtightness and antistaining properties and made easy to execute and rich in durability by the enhancement in bending resistance and tear resistance and a method for producing the same.例文帳に追加

耐熱性有機繊維織物を強度材とし、表面にＰＴＦＥ層があって一体化しており、耐薬品性、耐熱性、気密性、防汚性に優れ、耐屈曲性及び耐引裂性の向上により施工がしやすく耐久性に富む均一な積層シートならびにそのような積層シートの製造方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can bury and form a film containing a noble metal without remaining a film on the film containing the noble metal without generating scratch, deforming the film containing the noble metal and without causing separation and which can improve the reliability of a highly integrated semiconductor device and can improve a manufacturing yield.例文帳に追加

スクラッチ、貴金属を含む膜の変形及び剥離の発生がなく、貴金属を含む膜上に残膜することなく貴金属を含む膜が埋め込み形成でき、高集積度半導体装置の信頼性の向上および製造歩留まりの向上ができる半導体装置の製造方法を提供する。 - 特許庁

The method includes a first step of (a) applying voltage to an electronic component including an integrated circuit and measuring a current value i of current flowing through the electronic component with application of voltage and a second step of (b) starting measurement of a characteristic of the electronic component after the measured current value i reaches a threshold value I_1.例文帳に追加

（ａ）集積回路を含む電子部品に電圧を印加し、電圧の印加に伴い電子部品を流れる電流の電流値ｉを計測する第１の工程と、（ｂ）計測した電流値ｉがしきい値Ｉ_１に達した後に、電子部品の特性の測定を開始する第２の工程とを備える。 - 特許庁

To provide a photoelectric conversion element integrated circuit, capable of reducing the output terminals by efficiently multiplexing only a control signal whose phase characteristics are not so important and outputting it, and to provide an optical pickup device, a control signal generator, a drive control device, an optical recording medium drive device, and a control method for the same.例文帳に追加

あまり位相特性が重要でない制御信号のみを効率良く多重化して出力することにより、出力端子を減少させることが可能な光電変換素子集積回路、光ピックアップ装置、制御信号発生装置、駆動制御装置、光記録媒体駆動装置及びその制御方法を提供すること。 - 特許庁

In the optical device and method for coupling output light from light sources 104A-104D to optical waveguides 110A-110D, difficulty of accurately aligning a plurality of components of optical devices is reduced by using an optical turning element 106 having integrated lenses 120A-120D.例文帳に追加

光源１０４Ａ〜１０４Ｄからの出力光を光導波路１１０Ａ〜１１０Ｄに結合するための光学装置および方法は、一体型のレンズ１２０Ａ〜１２０Ｄを有する光学転向要素１０６を用いることにより、光学装置の複数のコンポーネントを正確に位置合わせすることの困難性を低減する。 - 特許庁

By forming the insulation film 210' in such a manner as to surround bump metal films 220 and 230, productivity is improved since short circuit does not occur even if a semiconductor device is highly integrated during a process of packaging the semiconductor chip 100 using a method such as COG and thereby a pitch of the bonding pads 180 is narrowed.例文帳に追加

このようにバンプ金属膜２２０，２３０を囲って絶縁膜２１０′が形成されると、半導体チップ１００をＣＯＧのような方法を利用してパッケージ工程時に半導体装置が高集積化されてボンドパッド１８０のピッチが狭まってもショート不良が発生しなくて生産性を向上させることができる。 - 特許庁

To provide a method for blanking an IC card for preventing an IC module from being erroneously cut by detecting the position of the IC module from an IC card sheet and plain IC card sheet in which at least one IC module is integrated, and a pattern or a positioning mark is preliminarily arranged, and to provide a device for manufacturing the IC card.例文帳に追加

少なくとも１個のＩＣモジュールを内装し、予め図柄又は位置合わせマークが設けられたＩＣカードシート及び無地のＩＣカードシートより、ＩＣモジュールの位置を検出し、ＩＣモジュールを誤って切断することのないＩＣカードの打ち抜き方法及びＩＣカードの製造装置の提供。 - 特許庁

To provide an information processing apparatus, a printing system, and a module deciding method capable of reducing redundancy, reducing memory shortage, simplifying printing performance, and improving a printing speed by deciding a module group to be integrated into a driver module which controls output equipment according to a printing function set by a user.例文帳に追加

ユーザが設定した印刷機能に応じて、出力機器を制御するドライバモジュールに組み込むモジュール群を決定することにより、冗長性を減少させ、メモリ不足を軽減でき、印刷処理を簡潔化し、印刷速度を向上させた情報処理装置、印刷システム、及びモジュール決定方法を提供する。 - 特許庁

At the time of executing a method for inspecting defective soldering, an inspection section 3, an inspection control section, input terminals 7 and 8 for inspection control, an inspected result outputting terminal 9, and a reference signal outputting terminal 10, are installed to the sections of the input terminals 5 and 6 of an integrated circuit 1 to be inspected.例文帳に追加

本発明による半田不要検査方法は、被検査対象となる集積回路１、６１、８１における入力端子５、６の部分に検査部３と検査制御部４と検査制御用入力端子７、８と検査結果出力端子９と基準信号出力端子１０を設けている。 - 特許庁

To provide a semiconductor integrated circuit and its layout design method which can easily shield object wires without altering wiring when a signal wire is already arranged to a power supply wire or GND wire and a shield wire can not be connected directly to the power supply wire or GND wire.例文帳に追加

電源配線またはＧＮＤ配線に既に信号配線が配置されており、直接的にシールド配線を電源配線またはＧＮＤ配線に接続できない場合に、配線を変更することなく容易に対象配線をシールドすることができる半導体集積回路およびそのレイアウト設計方法を提供する。 - 特許庁

To prevent the appearance defectiveness caused by the shrinkage of a resin rib and to achieve weight reduction and cost reduction in a trim part for a vehicle which employs the whole or a part of a laminated structure composed of a foamed resin base material and the resin molded object integrated with the back side thereof, and its manufacturing method.例文帳に追加

発泡樹脂基材とその裏面側に一体化される樹脂モールド体とからなる積層構造体を全体、あるいは一部に採用した自動車用内装部品並びにその製造方法において、樹脂リブの収縮歪みが原因となる外観不良を防止するとともに、軽量化、低コスト化を図る。 - 特許庁

To provide the reliable fuse option circuit/method of an integrated circuit, which can reduce power consumption due to a fuse which will not be fused completely, by comparing the resistance values of a fused fuse and a reference fuse and generating a precise fuse option signal.例文帳に追加

熔断処理されたヒューズと基準ヒューズとの抵抗値を比較して正確なヒューズオプション信号を生じることにより信頼性のある集積回路のヒューズオプション回路及び方法並びに、完全に熔断されないヒューズにより生じる電力消耗を減少させることができる集積回路のヒューズオプション回路及び方法を提供する。 - 特許庁

This design method of a semiconductor integrated circuit has a step (a) for performing first simulation based on a ROM code, a step (b) for preparing layout data based on the ROM code, a step (c) for performing second simulation based on the layout data and a step (d) for comparing the result of the first simulation with the result of the second simulation.例文帳に追加

ＲＯＭコードに基づいて第１のシミュレーションを行うステップ（ａ）と、ＲＯＭコードに基づいてレイアウトデータを作成するステップ（ｂ）と、レイアウトデータに基づいて第２のシミュレーションを行うステップ（ｃ）と、第１のシミュレーションの結果と第２のシミュレーションの結果との比較を行うステップ（ｄ）とを具備する。 - 特許庁

To provide an optical semiconductor integrated element structure for avoiding problems in the structure such as overhanging growth over a mask due to a dielectric mask area and surface orientation dependency of growth speed of a buried regrowing layer and an increase in the growth speed at a mask end, and to provide its manufacturing method.例文帳に追加

光半導体集積素子構造において問題となる、誘電体マスク面積や埋め込み再成長層の成長速度の面方位依存性に起因するマスク上への張り出し成長や、マスク端での成長速度増大を回避する光半導体集積素子構造およびその製造方法を提供する。 - 特許庁

In this ink filling method, the ink can be filled in the ink housing vessel for containing the ink to be supplied to the inkjet recording head by preventing the bubble from entering or staying in the inner passage of the recording head in the ink cartridge having integrated therein the inkjet head and the ink housing vessel.例文帳に追加

本発明のインク充填方法によれば、インクジェット記録ヘッドおよび該記録ヘッドへ供給されるインクを保持するためのインク収容容器を一体で備えたインクカートリッジの該記録ヘッド内部経路に気泡が混入し、残留することなく、インクを充填することが可能なインク充填方法を提供することができる。 - 特許庁

The method for manufacturing an integrated circuit device according to an embodiment comprises the steps of: etching a metal member by using a gas containing halogen; forming a silicon oxide film so as to cover an etched surface of the metal member, without exposing the etched metal member to the atmosphere; and removing the silicon oxide film.例文帳に追加

実施形態に係る集積回路装置の製造方法は、ハロゲンを含むガスを用いて金属部材をエッチングする工程と、エッチングされた前記金属部材を大気に曝すことなく、前記金属部材のエッチング面を覆うようにシリコン酸化膜を形成する工程と、前記シリコン酸化膜を除去する工程と、を備える。 - 特許庁

To provide a manufacturing method of a semiconductor device characterized by including a MOS transistor such as a CMOS semiconductor integrated circuit, reducing variation in characteristics of the MOS transistor due to impact ionization in a highly precise power management semiconductor device or analog semiconductor device, and obtaining stable electric characteristics.例文帳に追加

CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置におけるインパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることを特徴とする半導体装置の製造方法を提供することを目的とする。 - 特許庁

To provide a device and a method for continuous fiber-reinforced earth working in which sand is continuously fed with excellent accuracy, the service life of a carrying tube is improved, fibers are sufficiently sprayed with sand, a plurality of fibers are ejected from one jet nozzle in an integrated manner with increased strength, and the fibers are in a diversified direction to freely determine the position of ejection.例文帳に追加

連続繊維補強土工において、砂の連続供給を精度良く行い、搬送チューブ寿命を向上させる、繊維を砂によく絡ませる、複数の繊維を１つの噴射ノズルにまとめて強度をあげて噴射させる、繊維の供給を曲折させて噴射位置を自由にきめる装置及び方法の提供。 - 特許庁

The high-floor type building method for elevating the building has a countermeasures for earthquake, wind, snow accumulation or the like in such a way that the foundation concrete whose base is a footing shape is embedded and the foundation column integrated with the foundation is elevated while bonding and fixing the sill with connecting member, so as to assure the strength required for the building.例文帳に追加

高床式の建築法であって建物を高くするために地震・風・積雪等の対策として基礎をフ−チン形にした基礎コンクリートを埋設し基礎と一体した基礎柱を高くし、土台を結合部材による結合・固定し建物に必要な強度を確保することにより解決した。 - 特許庁

The character information-speech converting method consists of: inputting character data 7 as electronic data; extracting a character string in unique representation from the character data 7; integrating predetermined points by kinds of speeches corresponding to the unique representation as to the character data 7; and outputting integrated point data 10 by kinds of speeches.例文帳に追加

文字情報音声変換方法は、電子データである文字データ７を入力し、文字データ７から固有表現からなる文字列を抽出し、文字データ７についてその固有表現に対応する音声の種類毎に予め定められたポイントを積算し、積算されたポイントデータ１０を音声の種類毎に出力する。 - 特許庁

In a method for installing the elevator 10, the elevator 10 installed in a high-rise building 1 under construction is lifted and relocated to a higher floor side in a state that a carrier 20, a rail 30 that guides the ascent and descent of the carrier 20, and a frame 40 to which the rail 30 is connected and which extends along a hoistway of the carrier 20 are integrated.例文帳に追加

昇降機１０の設置方法では、搬器２０と、搬器２０の昇降を案内するレール３０と、レール３０が連結され搬器２０の昇降路に沿って延びるフレーム４０とが一体化された状態で、建設中の高層ビル１に設置された昇降機１０を、揚重して上階側に盛り替える。 - 特許庁

To obtain a composite semiconductor integrated circuit device and its connection testing method which does not need any additional circuits inside LSIs, is consequentially capable of using existing LSI chips, suppresses increase in the number of external terminals (number of device pins) to a minimum, and dramatically improves a test function.例文帳に追加

ＬＳＩ内部に何ら付加的回路を必要とせず、したがって、既存のＬＳＩチップを用いることが可能であるとともに、外部端子数（デバイスピン数）の増加も最小限に抑えて、テスト機能を飛躍的に向上させた複合半導体集積回路装置、並びに、その接続試験方法を提供する。 - 特許庁

This manufacturing method is characterized in that a mixture body comprising a resin constituent turned into the porous resin layer 5 and a foaming agent foamed by heating it is formed on at least one of the positive and negative electrodes and thereafter the foaming agent in the resin layer is foamed by predetermined heating to form the porous resin layer 5 integrated with the electrode.例文帳に追加

多孔質樹脂層５となる樹脂成分と加熱により発泡する発泡剤とからなる混合体を正負極の少なくとも一方の電極上に形成した後、所定の加熱により樹脂層中の発泡剤を発泡させて電極と一体化した多孔質樹脂層５を設けることを特徴とする。 - 特許庁

A method for manufacturing the semiconductor integrated circuit device comprises steps of uniformly depositing an amorphous silicon film on a substrate in which a memory cell region and an element region are formed, patterning the amorphous silicon film on the memory cell region while the amorphous silicon film remains coating on the element region on the substrate, and forming a laminated gate electrode or a single layer gate of the flash memory unit.例文帳に追加

メモリセル領域と素子領域とを画成された基板上にアモルファスシリコン膜を一様に堆積し、さらに基板上の素子領域を前記アモルファスシリコン膜で覆ったまま、メモリセル領域において前記アモルファスシリコン膜をパターニングし、フラッシュメモリ装置の積層ゲート電極あるいは単層ゲートを形成する。 - 特許庁

In the method for manufacturing a solar cell panel for forming an integrated laminate panel by laminating an EVA and a protection sheet to a cell module with a film-formed generation layer, the EVA and the protection sheet are overlapped to the cell module, and both the sides of a work are simultaneously heated while the protection sheet is being pressed to the cell module while utilizing a differential pressure.例文帳に追加

製膜された発電層をもつ電池モジュールにＥＶＡと保護シートとを貼り合わせて一体のラミネートパネルとする太陽電池パネルの製造方法において、電池モジュールにＥＶＡと保護シートとを重ね合せ、保護シートを電池モジュールに差圧を利用して押し付けながら、ワークを両面同時加熱する。 - 特許庁

To provide a manufacturing method of a semiconductor element for lowering contact resistance, improving the leakage current characteristic of a junction part and manufacturing an ultrahigh integrated semiconductor element by increasing the thickness of Ti vapor deposition and making Si atom consumption in the junction part to be minimum.例文帳に追加

ＴｉＳｉ_2層の形成時、Ｔｉ蒸着厚さを厚くし且つ接合部内のＳｉ原子消耗を最小化することにより、コンタクト抵抗を低め接合部の漏洩電流特性を向上させて超高集積半導体素子の製造を実現することができる半導体素子の製造方法を提供すること。 - 特許庁

To provide a pattern forming method for forming a pattern having a large depth of focus (DOF), small line width roughness (LWR) and reduced bridge defects, in order to more stably form a high-accuracy fine pattern for manufacturing a highly integrated and accurate electronic device, and to provide a chemical amplification resist composition used in the method and a resist film formed from the chemical amplification resist composition.例文帳に追加

高集積かつ高精度な電子デバイスを製造するための高精度な微細パターンをより安定的に形成するために、フォーカス余裕度（ＤＯＦ）が広く、線幅バラツキ（ＬＷＲ）が小さく、更にはブリッジ欠陥が低減されたパターンを形成できるパターン形成方法、これに用いる化学増幅型レジスト組成物、及び、該化学増幅型レジスト組成物により形成されるレジスト膜を提供する。 - 特許庁

To provide a pattern arrangement method for stencil masks which previously executes the optimum arrangement circuit patterns from a design stage so as to allow the efficient selection of the circuit patterns arranged on the stencil masks used for direct electron beam drawing technique and draws the circuit patterns of high throughput on a wafer with the least possible correction and exchange of the stencil masks and a method for manufacturing semiconductor integrated circuits using the same.例文帳に追加

本発明は、電子ビーム直接描画技術に用いられるステンシルマスクに配置される回路パターンを効率的に選択できるように、あらかじめ設計段階から回路パターンの最適配置を行うとともに、ステンシルマスクの修正や交換がなるべく少なくスループットの高い回路パターンをウエハー上に描画するステンシルマスクのパターン配置方法およびそれを用いた半導体集積回路製造方法を得る。 - 特許庁

To provide a method for forming a nonvolatile memory element during an wiring process for facilitating high integration by lamination and change of design when a nonvolatile memory element having a variable resistor composed of a perovskite metal oxide film is fabricated in a semiconductor integrated circuit, and a method for fabricating a nonvolatile memory element by a low temperature process without causing any thermal damage in the wiring process.例文帳に追加

半導体集積回路へ、ペロブスカイト型金属酸化膜からなる可変抵抗体を有する不揮発性記憶素子を作りこむ際に、積層化による高集積化と設計変更を容易にする配線工程中において不揮発性記憶素子を形成する方法と、配線工程で熱的ダメージを与えることのない低温プロセスで形成可能な不揮発性記憶素子の製造方法を提供する。 - 特許庁

To provide an integrated circuit device, an image recording device using it, and an unnecessary radiation noise detection method which can perform adjustment for reducing effect of the unnecessary radiation noise even when software for outputting image data is not developed, or when a process parameter is not adjusted, etc in an early stage.例文帳に追加

本発明は、画データを出力するためのソフトウエアが未開発の段階やプロセスパラメータが未調整の段階等の開発の初期段階であっても、不要輻射ノイズの影響を軽減するための調整ができる集積回路装置、これを用いた画像記録装置、及び不要輻射ノイズ検出方法を提供することを目的とする。 - 特許庁

The rear surface treatment method is carried out by: preparing the semiconductor device in which an integrated circuit having a plurality of electrodes is provided on the front surface of the semiconductor substrate; electrically connecting the plurality of electrodes to an anode; and electropolishing the rear surface of the semiconductor substrate by performing anodic oxidation with an electrolytic solution placed in contact with the rear surface of the semiconductor substrate.例文帳に追加

裏面処理方法は、半導体基板の表面に複数の電極を有する集積回路が設けられた半導体装置を準備し、複数の電極と陽極とを電気的に接続して、半導体基板の裏面に電解液を接触させた状態で陽極酸化を実施することにより裏面を電解研磨するものである。 - 特許庁

The system comprises a method for determining the resistance of a power distribution network for an integrated circuit, and includes defining a one-dimensional model of the power distribution network, performing multiple simulations of the one-dimensional model, including each simulation generating a result for the desired network characteristic, and aggregating the results of the multiple simulations.例文帳に追加

集積回路の電力分配ネットワークの抵抗値を決定する方法を具備し、そして、該電力分配ネットワークの１次元モデルを定義することと、各シミュレーションが該所望のネットワーク特性についての結果を生成することを含む該１次元モデルの複数回のシミュレーションを実行すること、そして該複数のシミュレーションの結果を統合することとを含む。 - 特許庁

The method for coating the substrate includes steps for removing an inorganic oxide phase in an organic-inorganic polymer hybrid having molecular structure integrated by the covalent bond of a polyimide phase and the inorganic oxide phase, covering the surface of the substrate with a porous polyimide molded body obtained by removing the inorganic oxide phase, and heating the substrate covered with the porous polyimide molded body.例文帳に追加

ポリイミド相と無機酸化物相とが共有結合によって一体となった分子構造を呈する有機−無機ポリマーハイブリッドに対して、その無機酸化物相の除去処理を施して得られる多孔性ポリイミド成形体を用いて、基材の表面を覆い、かかる多孔性ポリイミド成形体にて覆われた基材を加熱する。 - 特許庁

The method for charging the storage battery used in the PSOC comprises the steps of performing a refresh charging to make the amount of charging close to 100% when the amount of integrated discharging reaches a predetermined value, and performing an additional charging to eliminate charging state variation between the positive and negative electrodes and the cells.例文帳に追加

鉛蓄電池をＰＳＯＣで使用する場合に、積算放電量が所定の値に到達した時点でリフレッシュ充電を行い、充電量を１００％近い状態にすると共に、さらに押し込み充電を行うことによって正・負極板およびセル間の充電状態のばらつきをなくすることを特徴とするものである。 - 特許庁

To provide an in-mold coating molding method high in processing accuracy and excellent in productivity for injecting a paint in the gap between the surface of the resin molded article molded in a mold and the cavity surface of the mold to cure the same to produce an integrated molded article having a coating film closely bonded to the surface thereof.例文帳に追加

金型内で成形した樹脂成形品の表面と金型のキャビティ表面との間に塗料を注入した後、塗料を金型内で硬化させて、樹脂成形品の表面に塗膜が密着した一体成形品を得るための、加工精度が高く、かつ、生産性に優れた金型内被覆成形方法と、使用される成形装置を提供する。 - 特許庁

To provide a substrate testing device measuring and compensating a brightness through a detection compensation section without measuring the brightness of each panel, wherein the substrate is tested even without independent equipment through the detection compensation section integrated to the substrate without using substrate testing equipment for testing an organic light emitting display panel, and a method thereof.例文帳に追加

各パネルの輝度を測定することなく、感知補償部を通じて輝度の測定と補償がすべて行われ、有機電界発光表示パネルを検査する基板検査装備を用いることなく、基板に集積された感知補償部を通じて、独立した装備がなくても基板検査が可能な基板検査装置及び方法を提供する。 - 特許庁

The method of analyzing the failure in the semiconductor integrated circuit device includes storing defects and analog characteristics correlated with the defects in a database, detecting a fail bit in a first wafer, measuring analog characteristics of the fail bit in the first wafer, and identifying which defect has caused the fail bit by comparing the measured analog characteristics with the stored analog characteristics.例文帳に追加

互いに相関関係のある欠陥とアナログ特性とをデータベースに保存し、第１ウエハ内の不良ビットを探し出し、第１ウエハ内の不良ビットのアナログ特性を測定し、該測定されたアナログ特性とデータベースに保存されたアナログ特性とを比較して、不良の原因となった欠陥を判別することを含む不良分析方法。 - 特許庁

This method for copper metallization of integrated circuit comprises the steps of (A) providing a substrate 1, (B) forming a tantalum layer on the substrate 1, (C) forming a tantalum nitride layer 7 on the tantalum layer 5, (D) forming a titanium nitride layer 9 on the tantalum nitride layer 7, and (E) forming a copper layer 11 on the titanium nitride layer 9.例文帳に追加

本発明の方法は、（Ａ）基板（１）を用意するステップと、（Ｂ）前記基板上にタンタル層（７）を形成するステップと、（Ｃ）前記タンタル層の上に窒化タンタル層（７）を形成するステップと、（Ｄ）前記窒化タンタル層の上に窒化チタン層（９）を形成するステップと、（Ｅ）前記窒化チタン層の上に銅層（１１）を形成するステップと、からなることを特徴とする。 - 特許庁

The method for manufacturing the optical semiconductor integrated circuit device comprises the steps of forming a p^+-type exudated region of an emitter region in a vertical pnp transistor 21 by exudating an impurity from an emitter retrieving electrode 41, and forming an n^+-type diffused region 39 of a base leading region by ion implanting.例文帳に追加

本発明における光半導体集積回路装置の製造方法では、縦型ＰＮＰトランジスタ２１において、エミッタ領域であるＰ＋型の浸み出し領域はエミッタ取り出し電極４１からの不純物の浸み出しにより形成し、ベース導出領域であるＮ＋の拡散領域３９はイオン注入により形成する。 - 特許庁

The scan testing method for scan-testing a semiconductor integrated circuit having a plurality of blocks to perform functional operations comprises a step of exclusively isolating each of the plurality of blocks to be tested from other blocks during the scan test, and a step of feeding a scan clock with deviated phase for each block to be tested.例文帳に追加

機能動作を行なう複数のブロックを有する半導体集積回路をスキャンテストする方法であって、スキャンテスト時に複数のテスト対象ブロックが各々排他的に他のブロックとアイソレーションするステップと、上記テスト対象ブロック毎に位相をずらしたスキャンクロックを供給するステップとを有することを特徴とするスキャンテスト方法を提示する。 - 特許庁

In a method of manufacturing a semiconductor device, such a region of a substrate on which patterns 30, 40 of a semiconductor integrated circuit are formed as the rate of absorption of light irradiated for annealing is equal to or lower than a fixed value is defined as a sparse pattern region 100, and a thin film 60 for improving the rate of light absorption is formed locally on the sparse pattern region 100.例文帳に追加

半導体装置の製造方法であって、半導体集積回路のパターン３０，４０が形成された基板に対し、アニールのために照射される光に対する吸収率が一定以下の領域を疎パターン領域１００と定義し、疎パターン領域１００上に光吸収率を高めるための薄膜６０を局所的に形成する。 - 特許庁

To provide a ceramic junction body which has a strength in nearly the same level as jointed parts themselves in a joining portion, and holds the joining state even if a faulty part is generated in the vicinity of the joining portion to maintain a function as an integrated member and to enable to be suitably used as a member for manufacturing a semiconductor; and to provide a method for manufacturing the same.例文帳に追加

接合部においても、接合する部品自体と同等レベルの強度を有し、接合部周辺に欠落箇所が生じた場合であっても、接合状態を保持し、一体の部材としての機能を維持することができ、半導体製造用部材として好適に用いることができるセラミックス接合体およびその製造方法を提供する。 - 特許庁

This abnormality informing method includes a process for detecting a status value relating to a factor of abnormality, a process for integrating an operation time of an apparatus in a state that the detected status value is less than a reference value, and a process for informing the information on the degree of deterioration to abnormality on the basis of the operation time of the apparatus integrated in the integrating process.例文帳に追加

異常要因に関する状態値を検出する検出工程と、状態検出値が基準値以下での機器の運転時間を積算する積算工程と、この積算工程により積算された前記機器の運転時間により異常への悪化程度情報を報知する報知工程とを含むことを特徴とする異常の報知方法。 - 特許庁

To provide a foam molded member whose foam molded body has a narrow part at the entrance of or halfway toward the back in its hole-like part and has a reinforcing material arranged inside its narrow part and which is easy to manufacture and whose reinforcing material is accurately integrated with its foam molded body and to provide a method for manufacturing the same.例文帳に追加

発泡成形体の穴状部の入口部又は奥行き方向の途中部が狭隘部となっており、該狭隘部の内面に補強材が配設されている発泡成形部材において、製造が容易であり、且つ補強材が発泡成形体と精度良く一体化された発泡成形部材及びその製造方法を提供する。 - 特許庁

In the polishing method, the abrasive is supplied to a polishing pad and the surface to be polished, containing the single-crystal silicon, of the semiconductor integrated circuit device is brought into contact with the polishing pad to perform polishing by relative movement, and the surface to be polished is polished using the abrasive which contains the cerium oxide particles and water-soluble polyamine and has the pH of 8 to 13.例文帳に追加

本発明の研磨方法は、研磨剤を研磨パッドに供給し、半導体集積回路装置の単結晶シリコンを含む被研磨面と研磨パッドとを接触させて相対運動により研磨する方法であって、酸化セリウム粒子と水溶性ポリアミンと水をそれぞれ含有しｐＨが８〜１３の範囲にある研磨剤を使用して研磨を行なう。 - 特許庁