「integrated method」に関連した英語例文の一覧と使い方(119ページ目) - Weblio英語例文検索

To provide an integrated circuit analyzer capable of efficiently analyzing an influence on the entire integrated circuit by current transition caused upon separation supply of power to the region of a dynamic power control object for which the ON/OFF of the power is controlled dynamically for an instance, and to provide an integrated circuit analyzing method and a program.例文帳に追加

インスタンスに対して動的に電源のオンオフが制御される動的電源制御対象の領域への電源の分離投入時に発生する電流遷移が集積回路全体に与える影響を効率よく解析できる集積回路解析装置およびその方法並びにプログラムを提供する。 - 特許庁

To provide a method for producing a semiconductor integrated circuit chip having fine side face electrodes (fine pitch electrodes) in which occupation area of electrode pads for I/O signal (through electrodes) on the surface of the semiconductor integrated circuit chip can be reduced and the side face of the semiconductor integrated circuit chip can be utilized effectively.例文帳に追加

半導体集積回路チップ表面における出入力信号用電極パッド（貫通電極）の占有面積を削減でき、かつその半導体集積回路チップの側面を有効利用できる微細な側面電極（ファインピッチ電極）を有する半導体集積回路チップの製造方法を提供する。 - 特許庁

To provide a method for designing a semiconductor integrated circuit and a design program for making it unnecessary to change the physical position or RTL(Register Transfer Level) of a cell in order to fulfill timing constraint, and for making it possible to optimize a semiconductor integrated circuit in a short time, and for making it possible to shorten the design period of the semiconductor integrated circuit.例文帳に追加

タイミング制約を満たすためにセルの物理的な位置やＲＴＬ（Register Transfer Level）を変更する必要がなく、回路の最適化を短時間に行うことができ、半導体集積回路の設計期間を短縮することができる半導体集積回路の設計方法、設計プログラムを提供する。 - 特許庁

The present invention relates to the method of drawing the reception income after sale in response to the remote activation of the preloaded non-activated core application built in an integrated circuit chip, wherein the integrated circuit chip is built in a computing device, and at least part of the reception income after sale is related to the integrated circuit chip maker.例文帳に追加

集積回路チップに組み込まれたプリローディングされた非起動コアアプリケーションの遠隔起動に基づいて販売後受取収入を生み出す方法であって、前記集積回路チップは、コンピューティングデバイスに組み込まれ、前記販売後受取収入の少なくとも一部を集積回路チップメーカーと関連づける。 - 特許庁

In the design method of the semiconductor integrated circuit, design data for layout design of the integrated circuit are held, information of the switching probability of wiring constituting the integrated circuit is held, and the arrangement of the wiring is determined on the basis of the design data and the switching probability.例文帳に追加

半導体集積回路の設計方法であって、前記集積回路のレイアウト設計用の設計データを保持し、前記集積回路を構成する配線のスイッチング確率の情報を保持し、前記配線の配置を、前記設計データと前記スイッチング確率とに基づいて決定することを特徴とする設計方法。 - 特許庁

To provide a function faculty reconstitutable integrated circuit and a function faculty reconstituting method which can constitute the function faculty reconstitutable integrated circuit by an integrated circuit which can reconstitute a logical function faculty with a small number of element circuits.例文帳に追加

論理関数機能を再構成することが可能な集積回路において、より少ないしきい素子回路数によって、関数機能再構成可能集積回路を構成することができる関数機能再構成可能集積回路および関数機能再構成方法を提供することを目的とするものである。 - 特許庁

To provide an information processor and an information processing method by which an integrated electronic document good in format can be constituted by reconstructing directions in a plurality of material electronic documents constituting the integrated electronic document in the case of preparing one integrated electronic document from the material electronic documents having different directions, and to provide a computer readable memory therefor.例文帳に追加

向きが異なる複数の素材電子文書から１つの統合電子文書を作成する際に、その統合電子文書を構成する素材電子文書中の向きを再構成して、体裁が整った統合電子文書を構成することができる情報処理装置及びその方法、コンピュータ可読メモリを提供する。 - 特許庁

In this design and producing method of semiconductor integrated circuit in which plural semiconductor integrated circuits having the stored ROMs which are different in data to be stored are formed on one sheet of wafer, the ROM pattern is formed by being synthesized with the common pattern among plural semiconductor integrated circuits other than the said pattern.例文帳に追加

各々記憶するデータが異なる内蔵ＲＯＭを有する複数の半導体集積回路を１枚のウェハ上に形成する半導体集積回路の設計、製造方法において、ＲＯＭパターンを、当該パターン以外の複数の半導体集積回路間で共通のパターンと合成して形成するようにした。 - 特許庁

To provide a substrate integrated with fin and a method of manufacturing the same, capable of manufacturing the substrate integrated with fins equipped with heat radiation fins arranged at fine pitches in a simple process by a processing method suppressing warpage of a metal base plate and deformation (generation of a corrugated shape or the like) of the heat radiation fins.例文帳に追加

金属ベース板の反りや放熱フィンの変形（ビレ等の発生）が抑えられた加工方法でもって微細なピッチの放熱フィンを備えるフィン一体型基板を簡単な工程で作製することが可能なフィン一体型基板およびフィン一体型基板の製造方法を提供する。 - 特許庁

To provide a method of manufacturing a backside integrated sheet for a solar cell module, capable of reducing an amount of bubbles remaining on a surface of bonding between a backsheet and a backside filler sheet in forming an integrated sheet by previously laminating the backsheet and the backside filler sheet by a thermal lamination method.例文帳に追加

バックシート及び裏面側充填材シートを熱ラミネーション法により予め積層させて一体化シートを作製する場合に、これらの接合面に残る気泡の量を低減させることのできる太陽電池モジュール用裏面一体化シートの製造方法を提供する。 - 特許庁

To provide a layout method for laying out memories of a desirable capacity in a memory layout desirable area when a usable gate region is restricted in a semiconductor integrated circuit device in which a hard macro and a usable gate are mixedly present; and the semiconductor integrated circuit device laid out by the layout method.例文帳に追加

ハードマクロとユーザブルゲートが混在した半導体集積回路装置において、ユーザブルゲート領域に制限がある場合にメモリ配置希望エリアに希望容量のメモリを配置するためのレイアウト方法および当該レイアウト方法によって配置された半導体集積回路装置を提供すること。 - 特許庁

To provide the automatic layout method of a semiconductor integrated circuit capable of reducing a parasite capacity between different wiring layers eliminating overlapping by deviating a grid line in the automatic layout method of the semiconductor integrated circuit performing multi-layer wiring processing along the grid line.例文帳に追加

グリッド線に沿って多層の配線処理を行う半導体集積回路の自動レイアウト方法において、グリッド線をずらすことで、配線のオーバラップをなくし、以て、異なる配線層間の寄生容量を低減することを可能にした半導体集積回路の自動レイアウト方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit and layout design method thereof for relaxing wiring congestion by effectively utilizing interconnection resources around a hard macro while using slant interconnections in a layout design step in particular regarding the layout design method of the semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト設計方法に関し、特にレイアウト設計工程において斜め配線を用い、ハードマクロの周辺における配線リソースを有効に活用することで、配線混雑を緩和する半導体集積回路およびそのレイアウト設計方法を提供する。 - 特許庁

To provide a integrated circuit device having a vanadium oxide film that has no damage as a resistance body used for a temperature sensor, a manufacturing method for an integrated circuit device that can be formed without damaging the resistance body made up of vanadium oxide, and a forming method for a vanadium oxide film.例文帳に追加

温度センサに使用する抵抗体として損傷がない酸化バナジウム膜を備えた集積回路装置、酸化バナジウムからなる抵抗体を損傷させることなく形成することができる集積回路装置の製造方法、及び酸化バナジウム膜の形成方法を提供する。 - 特許庁

An output of a process of the inverse spread method is continuously integrated (204), a bias is applied to the integrated output (206), its output and a recognized threshold value are compared (210), and the object long code is selected as a 1st long code (212).例文帳に追加

逆拡散方法のプロセスの出力を連続的に積分し（２０４）、この積分された出力にバイアスを加え（２０６）、その出力と認知しきい値とを比較し（２１０）、第１ロングコードとして候補ロングコードを選択する（２１２）。 - 特許庁

A power current spectrum measurement means 3 observes a power current spectrum of each the integrated circuit decided as the non-failure product by the conventional method selection means 1 in the inspection target integrated circuit assembly 2, and stores the spectrum into a memory means 7.例文帳に追加

電源電流スペクトル測定手段3は検査対象集積回路集合2のうち従来手法選別手段1によって良品と判定された各集積回路の電源電流スペクトルを観測し記憶手段7に記録する。 - 特許庁

In the production method for semiconductor integrated circuit device, when forming the collector area and collector extraction area of the semiconductor integrated circuit device, by laminating four epitaxial layers, the buried layer of the collector area and the buried layer of the collector extraction area are simultaneously formed for each epitaxial layer.例文帳に追加

本発明の半導体集積回路装置のコレクタ領域およびコレクタ取り出し領域を形成する際、各エピタキシャル層ごとにコレクタ領域の埋め込み層とコレクタ取り出し領域の埋め込み層とが同時に形成される。 - 特許庁

To provide a reliability-design aiding method whereby the aged varying deterioration of the characteristics of a semiconductor integrated circuit apparatus is suppressed, and such a highly reliable semiconductor integrated circuit apparatus as to satisfy sufficiently its performance related to its life time can be designed efficiently.例文帳に追加

経年変化による特性の劣化が抑制され、寿命に係る性能を十分に満足した信頼性の高い半導体集積回路装置を効率良く設計することが可能な信頼性設計支援方法を提供する。 - 特許庁

To provide a liquid-cooled integrated substrate reduced in raw material cost and processing cost, reduced in warpage (shape deformation) as the integrated substrate, and excellent in strength and heat radiating property, and to provide a method of manufacturing the same.例文帳に追加

原材料コストや加工コストを低く抑え、一体型基板としての反り（形状変形）が低減され、優れた強度および放熱性を備えた液冷一体型基板およびその液冷一体型基板の製造方法を提供する。 - 特許庁

To provide integrated monitor system, method and server allowing a management device to easily collect management information acquired by a plurality of monitoring devices and capable of reducing management costs and a computer program for the integrated monitor server.例文帳に追加

複数の監視装置で取得する管理情報が管理装置により容易に収集できて管理コストの低減が図れる統合監視システム、統合監視方法、統合監視サーバ、並びに統合監視サーバ用のコンピュータプログラムを提供する。 - 特許庁

The method for designing the integrated circuit includes a step (80) of determining the positions of the tap cells and a step (100) of forming a design layout for the integrated circuit, using an arrangement for building the positions in and a path-designating tool.例文帳に追加

集積回路を設計するための方法は、タップ・セルを固定する位置を決定するステップ（８０）と、その位置を組み込む配置及び経路指定ツールを使用して集積回路用のデザインレイアウトを生成するステップ（１００）を含む。 - 特許庁

To provide an area energy management system capable of efficiently performing energy management among a plurality of buildings in an area to be managed, and an area energy integrated management apparatus and an area energy integrated management method used therefor.例文帳に追加

管理対象地域の複数の建物間において、効率良くエネルギー管理を行うことが可能な地域エネルギー管理システムおよびこれに利用する地域エネルギー統合管理装置、地域エネルギー統合管理方法を提供する。 - 特許庁

To provide a high speed semiconductor integrated circuit which is applied to a variety of field effect transistors, can form a general integrated circuit or a specified electric circuit and has wide application area, and a method for improving the processing speed of the circuit.例文帳に追加

種々の電界効果トランジスタに適用して、一体的な集積回路或いは特定の電気回路を形成でき、広い応用範囲を有する高速半導体集積回路及び回路の処理速度を高める方法を提供する。 - 特許庁

To provide a manufacturing method of a clutch housing capable of improving the workability by dispensing with tempering in manufacturing the integrated clutch housing, achieving both of hardness and strength by using an integrated molding material, and mass-producing the clutch housings.例文帳に追加

一体成型クラッチハウジングを製造するのに調質を廃止して加工性を向上させると同時に、一体成形素材を使うことにより硬度と強度とを両立させた、量産可能なクラッチハウジングの製造方法を提供する。 - 特許庁

In the method of forming the hollow structure, the hollow structure is formed by attaching a first constituent member 11 integrated with the first partition part 12 to a second constituent member 21 integrated with the second partition part 22.例文帳に追加

中空構造体の形成方法では、第１仕切部１２を一体成形してなる第１構成部材１１と、第２仕切部２２を一体成形してなる第２構成部材２１とを組み付けることで中空構造を形成する。 - 特許庁

To prevent decline in performance and reliability of a semiconductor integrated circuit device specifically due to degasification of a TEOS/CVD silicon oxide film on the rear face of a semiconductor substrate, in the semiconductor integrated circuit device and a method of manufacturing the same.例文帳に追加

半導体集積回路デバイスおよびその製造方法に関し、特に半導体基板の裏面のＴＥＯＳ／ＣＶＤシリコン酸化膜からの脱ガスによる半導体集積回路デバイスの性能、信頼性の低下を防止する。 - 特許庁

To provide a method for manufacturing an integrated semiconductor laser device which can suppress an defect that a relative positional relation of light emitting points included in respective laser elements in the integrated semiconductor laser device may be deviated in each chip.例文帳に追加

集積型の半導体レーザ装置において、各々のレーザ素子が有する発光点の相対的な位置関係が、チップ毎にばらつくのを抑制することが可能な集積型半導体レーザ装置の製造方法を提供する。 - 特許庁

To provide a contact probe unit for integrated circuit and a method for manufacturing of the same capable of allowing an electrode pitch of an integrated circuit film part to easily expand and to make the pitch same as an electrode pitch formed on a pad of an inspected body.例文帳に追加

集積回路フィルム部の電極ピッチを容易に拡張させ、これを被検査体のパッドに形成された電極ピッチと同一にすることができる集積回路接触プローブユニット及びその製造方法を提供する。 - 特許庁

To provide a semiconductor wafer which reduces unevenness in resist coating within each integrated circuit section by reducing the level difference between scribe lines and the integrated circuit section formed on a semiconductor substrate, and a method of manufacturing the same.例文帳に追加

半導体基板上に形成されたスクライブラインと集積回路部との間の段差を低減することで、集積回路部におけるレジストの塗布ムラを低減することができる半導体ウェーハ及びその製造方法を提供する。 - 特許庁

To achieve an inspection apparatus and an inspection method of a semiconductor integrated circuit device suitable for achieving an inspection technique for simultaneously inspecting a plurality of semiconductor integrated circuit devices since inspection can be made inexpensive and speeded up.例文帳に追加

検査の低コスト化および高速化を図ることが可能であるため、複数の半導体集積回路装置を同時に検査する検査技術の実現に好適な、半導体集積回路装置の、検査装置および検査方法を実現する。 - 特許庁

To provide a method for designing a semiconductor integrated circuit system excelling in thermal characteristics while reducing undesired radiation by designing a semiconductor integrated circuit with good work efficiency even in achieving a large scale and high integration of an LSI.例文帳に追加

ＬＳＩの大規模化、高集積化に際しても、作業性よく、半導体集積回路の設計を行い、不要輻射を低減すると共に熱特性に優れた半導体集積回路システムを設計する方法を提供する。 - 特許庁

To provide a circuit verification program for a semiconductor integrated circuit and a circuit verification method for a semiconductor integrated circuit which can correct a circuit and enhance the efficiency of reverification when an error occurs after the circuit has been verified.例文帳に追加

回路検証を行ってエラーが発生した際に回路修正と再検証の効率化を図ることができる半導体集積回路の回路検証プログラムおよび半導体集積回路の回路検証方法を提供する。 - 特許庁

To provide an apparatus and a method for information processing, a computer-readable memory and a program, capable of preparing one integrated electronic document from different material electronic documents and grasping the relation between material electronic documents and the integrated electronic document with ease.例文帳に追加

異なる素材電子文書から１つの統合電子文書を作成し、素材電子文書と統合電子文書との関係を容易に把握することができる情報処理装置及びその方法、コンピュータ可読メモリ、プログラムを提供する。 - 特許庁

To provide a method and device for manufacturing an integrated thin-film solar cell efficiently removing static generated in a scribing process, and manufacturing the integrated thin-film solar cell with an excellent yield.例文帳に追加

スクライブ工程で生じる静電気を効率よく除去することができ、優れた収率で集積型薄膜太陽電池を製造することができる集積型薄膜太陽電池の製造方法及び製造装置を提供すること。 - 特許庁

To provide an integrated element test system capable of performing continuous exchange of a plurality of integrated elements and test operations in a state of preventing the occurrence of frost in an atmosphere at a very low temperature, and its method.例文帳に追加

本発明は極低温の環境内で霜の発生を防止する状態で複数の集積素子の連続的な交換とテスト作業とを実行することができる集積素子テストシステム及びその方法を提供するにある。 - 特許庁

To provide a method for designing the layout of a semiconductor integrated circuit capable of creating in a short time wiring that takes a wiring parasitic resistance into account, and of easily providing a semiconductor integrated circuit of good electrical characteristics.例文帳に追加

配線寄生抵抗を考慮した配線を短時間で生成することができ、且つ電気的特性が良好な半導体集積回路を容易に得ることができる半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

A red/infrared parallel type laser structure 100 is bonded to a blue laser structure 200 with solder bumps 402, 404 by flip-chip bonding to form a red/blue/infrared integrated laser structure 400 integrated by a hybrid method.例文帳に追加

赤色／赤外並列形レーザ構造１００が青色レーザ構造２００に半田バンプ４０２，４０４でフリップチップ接合され、ハイブリッド方式の集積化された赤色／青色／赤外集積形レーザ構造４００が形成される。 - 特許庁

To provide a heterogeneous integrated structure comprising an integrated circuit and a light emitting diode that is able to not only radiate heat but also achieve high-density and multi-functional applications by having connection in telecommunication, and its manufacturing method.例文帳に追加

本発明は、放熱可能なだけでなく、電気通信上の接続を有し、高密度でマルチファンクションな応用を達成できる集積回路と発光ダイオードを備えた異種集積構造及びその製造方法を提供する。 - 特許庁

To provide a display method by which a glass and a coaster are integrated to form a figure pattern, and the integrated figure pattern is observed from outside even when housing the glass in a packaging container, and which is excellent in decorativeness, and increases purchasing power.例文帳に追加

グラスとコースターが一体となって図柄模様を作成し、グラスを包装容器に収納時にもかかる一体化された図柄模様が外部から観察でき、装飾性に優れ購買力を惹起し得る陳列方法を提供する。 - 特許庁

An operation method of this integrated circuit periodically applies a positive voltage and a negative voltage to a gate electrode as a reference about a voltage applied to a source and a drain in the field effect transistor in a semiconductor integrated circuit.例文帳に追加

半導体集積回路内の電界効果型トランジスタにおいて、ソースおよびドレインに印加されるそれぞれの電圧を基準として、正の電圧と負の電圧をゲート電極に周期的に印加する集積回路の動作方法。 - 特許庁

To provide a method, apparatus and program for failure analysis of a semiconductor integrated circuit for accurately extracting an abnormal signal of the semiconductor integrated circuit obtained from a semiconductor inspection apparatus and a related circuit.例文帳に追加

半導体検査装置から得られた半導体集積回路の異常信号と関連する回路を精度よく抽出する半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラムを提供する。 - 特許庁

To provide an automatic designing method for designing a semiconductor integrated circuit even using a low dielectric constant insulating film, which is improved in mechanical strength, downsizing, and density, and also to provide the semiconductor integrated circuit.例文帳に追加

低誘電率絶縁膜を用いた半導体集積回路においても機械的強度を高くでき、微細化及び高密度化が可能な半導体集積回路を設計可能な自動設計方法及び半導体集積回路を提供する。 - 特許庁

To provide a method of forming the wiring of semiconductor integrated circuit by which the semiconductor integrated circuit having good circuit characteristics can be obtained by reducing the wiring resistance of the circuit without substantially increasing the wiring area of the circuit.例文帳に追加

配線領域を大幅に増加させることなく配線抵抗を低減することができ、回路特性の良好な半導体集積回路を得ることができる半導体集積回路の配線形成方法を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor integrated circuit card that eliminates the risk of damage to a semiconductor integrated circuit chip device and disconnection of electrodes from a circuit pattern on a board, and facilitates quality and yield control.例文帳に追加

半導体集積回路チップ装置が破損したり、その電極の基板の回路パターンに対する接続が外れたりするおそれがなく、しかも、品質や歩留りの制御の容易な半導体集積回路カードの製造方法を提案する。 - 特許庁

To provide an automatic designing method of a semiconductor integrated circuit, which can uniformize a wiring density of a wiring area, multiplex via holes, expand wiring intervals and wiring widths, and manufacture the semiconductor integrated circuit with a high yield rate.例文帳に追加

配線領域の配線密度を均一化でき、ビアの多重化及び配線間隔及び配線幅の拡張が可能で、歩留まりの高い半導体集積回路を製造可能な半導体集積回路の自動設計方法を提供する。 - 特許庁