「integrated optimization」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

AUTOMATIC POWER SUPPLY OPTIMIZATION DESIGN DEVICE OF INTEGRATED CIRCUIT例文帳に追加

集積回路の自動電源供給最適化設計装置 - 特許庁

To provide a semiconductor integrated circuit design device which achieves automatic insertion and optimization of a synchronization circuit.例文帳に追加

同期化回路の挿入及び最適化を自動化する。 - 特許庁

To provide an optimization method of a semiconductor integrated circuit which can perform optimization of a prescribed parameter of a semiconductor integrated circuit (for example, delay optimization) in a short time.例文帳に追加

半導体集積回路の所定パラメータの最適化（例えば、遅延最適化）を短時間で行うことができる半導体集積回路の最適化方法を提供する。 - 特許庁

INTEGRATED CIRCUIT OPTIMIZATION METHOD (OPC TRIMMING FOR IMPROVING PERFORMANCE)例文帳に追加

集積回路最適化方法（性能向上のためのＯＰＣトリミング） - 特許庁

PATTERN CORRECTION DEVICE, PATTERN OPTIMIZATION DEVICE, AND INTEGRATED CIRCUIT DESIGN DEVICE例文帳に追加

パターン修正装置、パターン最適化装置及び集積回路設計装置 - 特許庁

INTEGRATED MODEL PREDICTION CONTROL AND OPTIMIZATION IN PROCESS CONTROL SYSTEM例文帳に追加

プロセス制御システムにおける統合型モデル予測制御および最適化 - 特許庁

DEVICE AND METHOD FOR OPTIMIZATION DESIGNING OF INTEGRATED CIRCUIT AND STORAGE MEDIUM STORING PROGRAM FOR PERFORMING OPTIMIZATION DESIGNING OF INTEGRATED CIRCUIT例文帳に追加

集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体 - 特許庁

POWER CONSUMPTION OPTIMIZATION METHOD AND SEMICONDUCTOR DESIGN DEVICE FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

半導体集積回路の消費電力最適化方法及び半導体設計装置 - 特許庁

METHOD AND DEVICE FOR OPTIMIZING INTEGRATED CIRCUIT, AND RECORDING MEDIUM RECORDED WITH INTEGRATED CIRCUIT OPTIMIZATION PROGRAM例文帳に追加

集積回路最適化方法、集積回路最適化装置及び集積回路最適化プログラムを記録した記録媒体 - 特許庁

METHOD AND PROGRAM FOR DESIGNING MASK LAYOUT FOR INTEGRATED CIRCUIT AND OPTIMIZATION METHOD OF MASK LAYOUT OF INTEGRATED CIRCUIT例文帳に追加

集積回路のためのマスク・レイアウト設計方法およびプログラムならびに集積回路のマスク・レイアウトの最適化方法 - 特許庁

A model prediction controller is constituted so as to execute integrated optimization model prediction control.例文帳に追加

モデル予測コントローラは、統合最適化モデル予測制御を実行するように構成される。 - 特許庁

A flip-flop model 10 is used to realize delay optimization of an integrated circuit.例文帳に追加

集積回路の遅延最適化を実現するためにフリップフロップモデル１０を提供する。 - 特許庁

INTEGRATED RETRIEVING METHOD AND DEVICE UTILIZING INQUIRY OPTIMIZATION, PROGRAM AND RECORDING MEDIUM例文帳に追加

問い合せ最適化を利用した統合検索方法、統合検索装置、プログラム、および記録媒体 - 特許庁

To provide an integrated circuit and a memory, wherein the optimization of a clock is attained by using programmable delay.例文帳に追加

プログラマブル遅延を使用しクロックの最適化を図った集積回路およびメモリを提供する。 - 特許庁

INTEGRATED OPTIMIZATION SYSTEM FOR CORE DESIGN AND CORE CONTROL OF REACTOR USING REINFORCEMENT LEARNING AND ITS METHOD例文帳に追加

強化学習を用いた原子炉の炉心設計と炉心制御の統合型最適化システムとその方法。 - 特許庁

To achieve both maximization of the number of virtual machines integrated into a physical machine and optimization of a resource use rate.例文帳に追加

物理マシンへの仮想マシン集約台数の最大化とリソース利用率の最適化をともに実現する。 - 特許庁

DATABASE, GENERATION METHOD FOR DATABASE, AND DELAY CALCULATION METHOD AND OPTIMIZATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

データベース、データベースの生成方法、半導体集積回路の遅延演算方法および最適化方法 - 特許庁

To provide a new integrated circuit design technology capable of efficiently executing the optimization of a circuit system requiring optimization in the whole integrated circuit in designing an integrated circuit by dividing it into a plurality of blocks.例文帳に追加

本発明は、集積回路を複数のブロックに分割して設計を行うときに、集積回路全体で最適化する必要がある回路系について、その最適化を効率的に実行できるようにする新たな集積回路設計技術の提供を目的とする。 - 特許庁

OPERATION ANALYZING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, ANALYZING APPARATUS USED THEREFOR, AND OPTIMIZATION DESIGNING METHOD USING THE APPARATUS例文帳に追加

半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 - 特許庁

To facilitate the optimization of bus wiring on a substrate when a bus is made common in two devices controlled by an integrated circuit.例文帳に追加

集積回路が制御する２つのデバイスにおいてバスを共通化させた場合に、基板上のバス配線の最適化を容易にする。 - 特許庁

To provide an integrated optimization and control method which integrates an optimization procedure with advanced control such as model predictive control in a process plant in which the number of control and auxiliary variables is larger than the number of manipulated variables.例文帳に追加

統合型最適化・制御技術は、制御変数と補助変数との全数が操作変数の数よりも大きいプロセスプラントにおいて、最適化プロシージャにモデル予測制御の如き高度制御を統合する。 - 特許庁

To obtain the optimization of two technologies (CMOS and CCD) where pinned photodiodes are integrated into an image sensing element of an active pixel sensor.例文帳に追加

ピン止め光ダイオードがアクティブ画素センサーの画像検知要素内に集積される２つの技術（ＣＭＯＳ及びＣＣＤ）の最適化を達成する。 - 特許庁

According to an example embodiment of the invention, a method is provided for accelerating load flow for integrated volt/var control (IVVC) optimization.例文帳に追加

本発明の例示的実施形態によれば、統合ｖｏｌｔ／ｖａｒ制御（ＩＶＶＣ）最適化のための潮流を加速するための方法が提供される。 - 特許庁

Block shapes can thus be determined more easily for chip level optimization to shorten the design period of a semiconductor integrated circuit.例文帳に追加

結果として、チップレベルで最適となるブロック形状をより容易に決定することが可能となり、半導体集積回路の設計期間を短縮することができる。 - 特許庁

These include project configuration support for device fragmentation, integrated obfuscation and optimization support, and multiple deployment options, all built on Apache Ant for easier coding and management.例文帳に追加

Apache Ant に基づくプロジェクト構成でのデバイス断片化のサポート、難読化と最適化のサポートの統合、複数の配備オプションによって、コーディングと管理が簡単になります。 - NetBeans

To perform optimization according to all of operation modes different in supply voltage, with respect to logic synthesis of a semiconductor integrated circuit for supply voltage control.例文帳に追加

電源電圧制御を行う半導体集積回路の論理合成において、電源電圧の異なる動作モードの全てに応じた最適化を行う。 - 特許庁

To provide an integrated circuit optimizing method, an integrated circuit optimizing device and a recording medium where an integrated circuit optimization program is recorded by which power consumption and chip area can be reduced by reducing the number of used cells.例文帳に追加

本発明の課題は、使用セル数の削減を図ることにより、消費電力の低減及びチップ面積を縮小させることができる集積回路最適化方法、集積回路最適化装置及び集積回路最適化プログラムを記録した記録媒体を提供することを目的とする。 - 特許庁

To provide an integrated touch switch/control panel assembly allowing simplification of a manufacturing process, reduction of manufacturing cost, optimization of touch switch performance and flexible design of the touch switch.例文帳に追加

本発明は、製造工程の簡素化、製造コスト削減、タッチスイッチ性能の最適化、タッチスイッチの柔軟設計を可能にする一体化タッチスイッチ／コントロールパネル・アセンブリである。 - 特許庁

When optimizing the required capacity of the semiconductor integrated circuit, cell activity is dynamically taken into consideration, IR drop (voltage drop) is optimized, and capacity optimization with higher accuracy is measured.例文帳に追加

半導体集積回路の必要容量最適化に際し、セルの活性度を動的に考慮し、ＩＲドロップ（電圧降下）を最適化し、より高精度の容量最適化を測る。 - 特許庁

By this method, a modified version 114 of 1.2V-hour cell delay library is made; and as to a design 103 of a semiconductor integrated circuit before delay optimization, delay optimization is performed under the condition of electric power supply voltage 1.2V using 1.2V-hour delay specification 104 and the amendment version 114 of 1.2V-hour cell delay library.例文帳に追加

１.２Ｖ時セル遅延ライブラリ修正版１１４を作成し、半導体集積回路の遅延最適化前デザイン１０３について、１.２Ｖ時遅延仕様１０４と１.２Ｖ時セル遅延ライブラリ修正版１１４を使用して電源電圧１.２Ｖの条件で遅延最適化を行う。 - 特許庁

To provide a method of manufacturing a semiconductor integrated circuit device in which addition to manufacturing processes is suppressed and timing optimization is achievable without increasing cost/TAT.例文帳に追加

製造プロセスへの付加を抑えコスト・ＴＡＴを増大させることなくタイミング最適化が可能となる半導体集積回路装置の製造方法を提供することを目的とする。 - 特許庁

To perform optimization by arrangement in consideration of characteristics of adjacent two cells when arranging the cells in layout processing by a semiconductor integrated circuit.例文帳に追加

本発明の課題は、半導体集積回路のレイアウト処理におけるセル配置の際に、隣り合う２つのセルの特性を考慮した配置によって最適化することことを目的とする。 - 特許庁

This power consumption optimization method is provided to describe specifications of a semiconductor integrated circuit in HDL, and to perform a logical composition from sources described in the HDL, and to optimize the power consumption of a semiconductor integrated circuit used for circuit design for performing layout design.例文帳に追加

半導体集積回路の仕様をＨＤＬで記述し、ＨＤＬで記述されたソースから論理合成を行い、レイアウト設計を行う回路設計で用いられる、半導体集積回路の消費電力を最適化する消費電力最適化方法である。 - 特許庁

The controller provides the integrated optimization control by using a feedback route to couple the selected output with input having a set point equivalent to the restriction limit of the selected output.例文帳に追加

該コントローラは、選択された出力の制約限界と等しいセットポイントを有する入力に、該選択された出力を結合するフィードバック経路を使用して統合最適化制御を提供する。 - 特許庁

The OTPROM is thus compatible with and can be integrated with other technologies without adding costs and supports optimization of a high current path for minimal voltage drop during fuse programming.例文帳に追加

ＯＴＰＲＯＭは、それゆえコストを加算することなしに他の技術と適合可能で、統合することができ、そして、ヒューズ・プログラミングの間、電圧降下を最小にする高電流経路の最適化をサポートする。 - 特許庁

To provide a semiconductor integrated circuit device in which signal assignment to an external terminal can be changed in accordance with conditions of a circuit board so as to facilitate optimization of the wiring of the circuit board for mounting.例文帳に追加

実装する回路基板の配線の最適化を行い易いように、回路基板の条件に合わせて外部端子に対する信号割り付けを変更することができる半導体集積回路装置を提供する。 - 特許庁

In designing a layout of a semiconductor integrated circuit device, in step 2a for optimization before step 21 for executing compaction, the number of contacts and the wiring width are increased or decreased according to the size of a transistor.例文帳に追加

半導体集積回路装置のレイアウトを設計するにあたり、そのコンパクション実行ステップ２１の前の最適化のステップ２ａで、トランジスタのサイズに応じてコンタクト数および配線幅を増減するようにした。 - 特許庁

To provide an integrated device and a layout method thereof, and a program such that even a physical place in a memory layer can be taken into consideration, even a physical electric power load of individual access can be taken into consideration, and delicate optimization of electric power can be achieved.例文帳に追加

メモリ階層内の物理的な場所まで考慮でき、個別アクセスの物理的な電力負荷まで考慮でき、きめ細かな電力の最適化を実現可能な集積装置およびそのレイアウト方法、並びにプログラムを提供する。 - 特許庁

To permit further improvement in spite of the limited optimization of elements for emergency medical treatments and other treatment environment by putting together findings from computer control devices, integrated information processing and many case databases.例文帳に追加

このような、緊急治療及びその他の治療環境における要素の限定された最適化にもかかわらず、更なる改善が、コンピュータ制御の装置、統合された情報処理及び多くの症例データベースからの知識の集合によって可能である。 - 特許庁

To largely shorten a delay optimization processing time regarding a delay optimizing method of a semiconductor integrated circuit optimizing delay of passes among flip-flops so that passes among flip-flops in the semiconductor integrated circuit designed with a scan pass method do not violate hold in both of a normal motion mode and a test operation mode.例文帳に追加

スキャンパス方式で設計した半導体集積回路内のフリップフロップ間のパスが通常動作モードおよびテスト動作モードの両モードにおいてホールド違反とならないようにフリップフロップ間のパスの遅延を最適化する半導体集積回路の遅延最適化方法に関し、遅延最適化処理時間の大幅な短縮化を図ることができるようにする。 - 特許庁

A distribution management system (DMS) 52 includes an integrated volt/var controller (IVVC) 54 that is configured to control operation of at least one corresponding renewable energy source 56, 58 or energy storage device 60, 62, 64 in response to IVVC commands generated via algorithmic optimization software integrated within the IVVC 54.例文帳に追加

配電管理システム（ＤＭＳ）５２は、ＩＶＶＣ５４に組み込まれたアルゴリズム最適化ソフトウェアを用いて生成されるＩＶＶＣコマンドに対する応答として、対応する少なくとも１つの再生可能エネルギ源５６、５８又はエネルギ蓄積装置６０、６２、６４の動作を制御するように構成された、統合電圧・無効電力制御装置（ＩＶＶＣ）５４を含む。 - 特許庁

A layout device for the semiconductor integrated circuit includes: a first storage area for storing an optimization library which includes possibility of short circuit and association between a cell frame and an overlapping distance by combination of cells placed in adjacency; and a first optimization means for overlapping the cell frame with the combination of cells which can be short-circuited and placing them with reference to the optimization library stored in the first storage area in the cell placement satisfying a design rule.例文帳に追加

上記課題は、隣接して配置されるセルの組み合せ毎にショート可否とセル枠のオーバーラップ可能な距離との対応付けを含む最適化ライブラリを格納する第一記憶領域と、デザインルールを満たすセル配置において、前記第一記憶領域に格納されている前記最適化ライブラリを参照することによって、前記ショート可能なセルの組み合せに対して前記セル枠をオーバーラップさせて配置する第一最適化手段とを有することを特徴とする半導体集積回路のレイアウト装置により達成される。 - 特許庁

In the integrated network control part, an object function corresponding to an optimization index is calculated using a prescribed algorithm on the basis of given conditions, whether or not the result is optimum is determined, and an interface is set on the basis of a calculation result determined as being optimum.例文帳に追加

統合ネットワーク制御部では、与えられた条件に基づいて、所定のアルゴリズムを用いて最適化指標に対応する目的関数を計算し、その結果が最適であるかを判定し、最適とされる計算結果に基づいてインタフェースの設定を行う。 - 特許庁

The integrated management server has an environment optimization control program 94 for acquiring a temperature distribution and an airflow in the electronic device facility when the operation of the air conditioner is controlled based on the input power information of the electronic device and the required amount of cooling.例文帳に追加

統合管理サーバには入力された電子機器の電力情報と必要冷熱量とに基づいて空調機を運転制御したときの電子機器設備内の温度分布と気流とを求める環境最適化プログラム９４が搭載されている。 - 特許庁

To provide a power consumption optimization method and a semiconductor design device for optimizing the power consumption of a semiconductor integrated circuit in consideration of the power of charging/discharging current components, the power of a through current component and the power of a leak component without extremely increasing man-hours.例文帳に追加

著しく工数を増加させることなく、充放電電流成分の電力、貫通電流成分の電力及びリーク成分の電力を考慮して、半導体集積回路の消費電力を最適化することができる消費電力最適化方法及び半導体設計装置を提供する。 - 特許庁