「memory cell array」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

To provide a magnetic memory device capable of realizing a cell array using a write line extending slantly along an easily magnetized axis.例文帳に追加

磁化容易軸方向に対して斜めに延びる書き込み線を用いたセルアレイを実現可能な磁気記憶装置を提供する。 - 特許庁

By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.例文帳に追加

ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁

A non-volatile semiconductor memory has memory cells 100 having first and second MONOS memory cells controlled by a word gate and a control gate, and a memory cell array region in which a plurality of memory cells are arranged in the direction of A and B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートと、コントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセルとを有するメモリセルを１００、第１及び第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

The flash memory includes a non-volatile memory cell array, an error correction circuit for correcting an error in first phase data stored in the non-volatile memory array and outputting second phase data, and a phase register for storing the second phase data.例文帳に追加

本発明はフラッシュメモリ装置に係り、非揮発性メモリセルアレイ、前記非揮発性メモリセルアレイに貯蔵された第１フューズデータをエラー訂正して、第２フューズデータで出力するエラー訂正回路と、前記第２フューズデータが貯蔵されるフューズレジスタを含む。 - 特許庁

The resistance value of a resistor array 7 is set by control from a memory block 10 provided with a memory cell array composed of a read only memory element electrically writable only once to which the information of the resistance value to be an optimum offset voltage is written.例文帳に追加

最適なオフセット電圧となる抵抗値の情報を書き込んだ電気的に一度だけ書き込み可能な読み出し専用のメモリ素子からなるメモリセルアレイを有するメモリブロック１０からの制御により抵抗アレイ７の抵抗値を設定する。 - 特許庁

A nonvolatile semiconductor memory device 10 comprises: a memory cell array 11 having multiple pages which are provided in a common semiconductor region and respectively including multiple electrically-rewritable memory cells; a control circuit 23 for applying erasing operation to a selected page; and a verification circuit 18 for determining whether or not the memory cell array 11 has an excessively-erased memory cell after the erasing operation.例文帳に追加

不揮発性半導体記憶装置１０は、共通の半導体領域に設けられた複数のページを有し、複数のページの各々は電気的に書き換え可能な複数のメモリセルを有する、メモリセルアレイ１１と、選択ページに対して消去動作を行う制御回路２３と、消去動作後に、メモリセルアレイ１１に対して消去し過ぎたメモリセルが存在するか否かを判定するベリファイ回路１８とを含む。 - 特許庁

A method for erasing the memory cells in a memory array includes a step of applying erase pulses to the bits of the cell groups in a memory array, and a step of making erase verification only in the subgroups of the erased cell groups in order to check whether or not the threshold voltage (Vt) of the memory cell is as low as the erasure verification voltage level(EV).例文帳に追加

メモリアレイ内のメモリセルを消去するための方法であって、メモリセルアレイのセル集団のビットに消去パルスを加える段階と、メモリセルの閾値電圧（Ｖｔ）が消去確認（ＥＶ）電圧レベルまで下がっているか否かを検査するために、消去確認動作を、消去されているセル集団のサブグループだけで実行する段階と、を含んでいる方法である。 - 特許庁

The substrate 100 for electrooptical device which has a memory cell array including a plurality of memory cells 101 arrayed in matrix and digitally driven is characterized in that each memory cell 101 has an analog switch SW1 inverting the phase of supplied data and data whose phase is already inverted are supplied to the memory cell 101.例文帳に追加

マトリクス状に配列されデジタル駆動される複数のメモリセル１０１を含むメモリセルアレイを有する電気光学装置用基板１００において、前記メモリセル１０１は供給されたデータの位相を反転させるアナログスイッチＳＷ１を備えること、又は既に位相を反転されたデータが前記メモリセル１０１に供給される。 - 特許庁

The programming method of a nonvolatile memory device includes: a step of executing a plurality of programming loops in a memory cell in a memory cell array; and a step of changing program inhibit voltage applied to a bit line of a memory cell in which programming is completed when a plurality of programming loops are executed.例文帳に追加

本発明の実施形態に係る不揮発性メモリ装置のプログラミング方法は、メモリセルアレイ内のメモリセルにおいて複数のプログラミングループを実行する段階と、複数のプログラミングループを実行する時、プログラミングが完了されたメモリセルのビットラインに印加するプログラム禁止電圧を変更する段階とを含む。 - 特許庁

To resolve the problem of memory cell region size increase and large increase of memory cell array region, in the case that the size of the memory cell region increases in the row direction, caused by the influence of the connection hole for connecting a first layer bit line and a second layer bit line in a semiconductor memory device constituted by the bit lines of two layers.例文帳に追加

２層のビット線で構成される半導体記憶装置において、第１層のビット線と第２層のビット線を接続する接続孔の影響により、メモリセル領域の行方向のサイズ大きくなる場合に、メモリセル領域のサイズが拡大し、さらにはメモリセルアレイ面積が大幅に拡大する。 - 特許庁

The memory cell array is provided with an element separation insulation film 7 inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in a row direction, and a columnar direction cell separation insulation film inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in the columnar direction and having a specific inductive capacity smaller than 3.9.例文帳に追加

メモリセルアレイは、行方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入された素子分離絶縁膜７と、列方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入され、３．９より小さい比誘電率を有する列方向セル分離絶縁膜とを備える。 - 特許庁

To provide a semiconductor memory in which increase of current consumption is suppressed, a word line of a memory cell array is boosted with a low cost, and destruction of a word can be prevented.例文帳に追加

消費電流の増加を抑え、低コストでメモリセルアレイのワード線を昇圧してワードの破壊を防止することができる半導体記憶装置を提供する。 - 特許庁

Access to each memory cell of a memory array 110 is made by an boosted voltage obtained by boosting the supply voltage of a battery 195 through a boosting circuit 190.例文帳に追加

メモリセルアレイ１１０の各メモリセルへのアクセスは、バッテリ１９５の電源電圧が昇圧回路１９０によって昇圧された昇圧電圧によって行われる。 - 特許庁

To provide a nonvolatile semiconductor memory device and a manufacturing method of the same, capable of reducing a distance between selection gate transistors and reducing in size a memory cell array.例文帳に追加

選択ゲートトランジスタ間の距離を縮小でき、メモリセルアレイを微細化することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a semiconductor memory device which has a higher performance and a less power consumption than the conventional one by suppressing an off leak current in dummy cells arranged in the periphery of a memory cell array.例文帳に追加

メモリセルアレイの外周部に配置されたダミーセルのオフリークを抑制することで、従来に比べ高性能、低消費電力の半導体記憶装置を提供する。 - 特許庁

The memory system is equipped with a memory cell array 1, a bit line switch 4, first and second page buffers 2 and 3, a column switch 5, and an error correction circuit 11, and control circuits 7, and 10.例文帳に追加

記憶システムは、メモリセルアレイ１、ビット線スイッチ４、第１，第２のページバッファ２，３、カラムスイッチ５、エラー訂正回路１１及び制御回路７，１０を備えている。 - 特許庁

A high-density twin MONOS memory device integrating a twin MONOS memory cell array and CMOS logic device circuit consists of two fabrication methods.例文帳に追加

本発明のツインＭＯＮＯＳメモリセルアレイおよびＣＭＯＳ論理素子回路を集積した高密度ツインＭＯＮＯＳメモリ素子は、２つの製造方法から構成される。 - 特許庁

To provide memory cell array structure of a non-volatile semiconductor memory unit, which can read data more quickly in the case of high-speed random access and accessing data of a small number.例文帳に追加

高速のランダムアクセス及び少数のデータをアクセスする際により速くデータを読み取ることができる不揮発性半導体メモリ装置のメモリセルアレイ構造を提供すること。 - 特許庁

An integrated circuit memory device includes a memory cell array which is configured to write N data bits in parallel and a write data path which is configured to serially receive 2N data bits from an external terminal.例文帳に追加

集積回路メモリ装置は、Ｎ個のデータビットを並列に書き込むメモリセルアレイと外部ターミナルから２Ｎ個のデータビットを直列に受信する書込みデータ経路を含む。 - 特許庁

To provide an integrated circuit apparatus including a memory cell array block in which power consumption at the time of erasing operation can be lightened, and memory resources can be utilized effectively.例文帳に追加

消去動作時の消費電力を軽減することができ、かつ、メモリ資源を有効に活用することが可能なメモリセルアレイブロックを含んだ集積回路装置を提供する。 - 特許庁

A memory cell array MA is configured by arranging memory cells MC composed of serially connected rectifying element Di and variable resistance element VR at intersections between pluralities of bit lines and word lines.例文帳に追加

メモリセルアレイＭＡは、整流素子Ｄｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを複数のビット線及びワード線の交差部に配置してなる。 - 特許庁

To provide a semiconductor memory device in which only sub word line in a selected memory cell array partial block can be selected, and to provide a word line selecting method.例文帳に追加

選択されたメモリセルアレー部分ブロック内のサブワードラインのみを選択することができる半導体メモリ装置の提供並びにワードライン選択方法を提供する。 - 特許庁

In a memory cell array 1, a plurality of memory cells, which store n values (where n is a natural number ≥2) made by first, second and to n-th states, is arranged in matrix.例文帳に追加

メモリセルアレイ１は、第１、第２乃至第ｎの状態からなるｎ値（ｎは２以上の自然数）を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

This semiconductor memory device includes a memory cell array having a first block for preserving first system data and a second block for preserving second system data in the same as the first system data.例文帳に追加

半導体メモリ装置は、第１システムデータを保存する第１ブロックと第１システムデータと同一の第２システムデータを保存する第２ブロックとを有するメモリセルアレイを含む。 - 特許庁

An orthogonal memory 80 for converting an array of system bus data (DTV) and arithmetic data (DTH) is disposed between a system bus interface and a memory cell mat for storing the arithmetic data.例文帳に追加

システムバスインターフェイスと演算用データを格納するメモリセルマットの間に、システムバスデータ（ＤＴＶ）と演算用データ（ＤＴＨ）の配列を変換する直交メモリ（８０）を設ける。 - 特許庁

A memory cell array is disposed in an area other than a wiring area for buffering, and the wiring for buffering is constituted in the same wiring layer as the wiring comprising the functions of the memory macro.例文帳に追加

メモリセルアレイは、バッファ用の配線領域以外の領域に配置され、バッファ用の配線は、メモリマクロの機能を構成する配線と同一の配線層に形成される。 - 特許庁

This device is provided with a memory cell array and an information changing circuit, an the information changing circuit is provided with a register for storing outside depth information outputted from a memory controller.例文帳に追加

メモリセルアレイ及び情報変更回路を備え、情報変更回路は、前記メモリコントローラから出力される外部深さ情報を貯蔵するレジスターを備える。 - 特許庁

In this way, the dispersion of the threshold values of each cell of a memory cell array can be suppressed, the controllability of this threshold distribution can be improved, and program speed can be improved.例文帳に追加

これにより、メモリセルアレイの各セルの閾値のばらつきを抑制でき、この閾値分布の制御性を向上でき、プログラム速度も向上できることを実験で確認できた。 - 特許庁

To provide such a technology for nonvolatile ferroelectric memory device that a high integration cell is embodied by sharing a plate line especially in a sub-cell array block unit.例文帳に追加

本発明は不揮発性強誘電体メモリ装置に関し、特にサブセルアレイブロック単位でプレートラインを共通に用い高集積セルが具現できるようにする技術を開示する。 - 特許庁

A memory cell transistor having a tunnel oxide film 18 having a first film thickness and a first gate electrode is formed on a semiconductor substrate 14 of the cell array region.例文帳に追加

セルアレイ領域の半導体基板１４上には、第１の膜厚を持つトンネル酸化膜１８、及び第１ゲート電極を有するメモリセルトランジスタが形成されている。 - 特許庁

A column address W is decoded in column decoders 3C1-3C4, the arrangement of the pixels to be written to a memory cell array 5 is rotated in a rotation circuit 141, and the rotated result is written to the memory cell array 5 corresponding to the decoded result of the column address W.例文帳に追加

列デコーダ３Ｃ_1乃至３Ｃ_4において、列アドレスＷがデコードされるとともに、ローテーション回路１４１において、メモリセルアレイ５に書き込む画素の並びがローテーションされ、そのローテーション結果が、列アドレスＷのデコード結果にしたがい、メモリセルアレイ５に書き込まれる。 - 特許庁

The data inversion processing section 1300 judges the continuity of the plurality of data read from the memory cell array 1100 over the plurality of cycles, and inverts and outputs data read from the memory cell array at, for example, a current cycle when there is no continuity.例文帳に追加

このデータ反転処理部（１３００）は、メモリセルアレイ（１１００）から複数のサイクルにわたって読み出された複数のデータの連続性を判定し、連続性がない場合には、例えば現在のサイクルでメモリセルアレイから読み出されたデータを反転して出力する。 - 特許庁

In a semiconductor integrated circuit alternately arranging a memory cell array and a sense amplification row, the first and second areas are formed on a memory cell array, and replacement of the data lines in the switching area can be facilitated by forming the switching area on the sense amplification row.例文帳に追加

メモリセルアレイとセンスアンプ列とが交互に配置される半導体集積回路において、第１および第２領域をメモリセルアレイ上に形成し、切換領域をセンスアンプ列上に形成することで、切換領域におけるデータ線の入れ換えを容易にできる。 - 特許庁

Using the photo mask 34, openings for bottom electrodes of a capacitor are formed in an insulating layer in a memory cell array formation region, and grooves are formed in the insulating layer in a boundary between the memory cell array formation region and a peripheral circuit formation region.例文帳に追加

このようなフォトマスク３４を用いて、メモリセルアレイ形成領域における絶縁層に、キャパシタの下部電極が形成される開口部を形成し、メモリセルアレイ形成領域と周辺回路形成領域との境界における絶縁層に溝を形成する。 - 特許庁

The product of a probability that failure-related defects in the number equal to or smaller than the number of redundancy repairs occur in one layer included in a memory cell array, and the probability that no failure-related defect occurs in layers other than one layer included in a memory cell array, is used in the calculation of the yield.例文帳に追加

歩留まり算出において、メモリセルアレイにおける一のレイヤに、冗長救済の数以下の不良となる欠陥が発生する確率と、メモリセルアレイにおける一のレイヤ以外の他のレイヤに不良となる欠陥が発生しない確率との積を用いる。 - 特許庁

To provide a semiconductor storage device with which information of a memory cell can be discriminated accurately, even if the distribution gap of cell current values of data 0 and data 1 of a plurality of memory cells in the memory cell array is very narrow, or if overlapped state of the distribution takes place.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供すること。 - 特許庁

To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

To provide a semiconductor storage device which can discriminate information on a memory cell with high accuracy, even if distribution gap between cell electric current values of data 0 and data 1 among a plurality of memory cells in a memory cell array is extremely narrow, or those distributions may overlap.例文帳に追加

メモリセルアレイ中の複数のメモリセルのデータ０とデータ１のセル電流値の分布の隙間が極端に狭かったり、あるいは、それらの分布が重なってしまうようなことがあっても、メモリセルの情報を高精度に判別することができる半導体記憶装置を提供する。 - 特許庁

When storing a plurality of data to the storage area L2 of a nonvolatile memory cell MC1 and the storage area L1 of a nonvolatile memory cell MC2 in a memory cell array 12, a first control circuit 200 closes a switch circuit SW52 to output a prescribed write level VCCW to a bit line BL2.例文帳に追加

メモリセルアレイ１２内の不揮発性メモリセルＭＣ１の記憶領域Ｌ２と不揮発性メモリセルＭＣ２の記憶領域Ｌ１とに複数のデータを記憶するとき、第１制御回路２００はスイッチ回路ＳＷ５２をオンさせ、所定の書込電位ＶＣＣＷをビット線ＢＬ２に出力する。 - 特許庁

The memory cell array is provided with a first memory cell area where data are written according to whether or not electrons 90 are injected into a floating gate 29 of a memory transistor 23 and a second memory cell area where data are written according to whether or not a p-type impurity area 55 functioning as a channel area is formed in a memory transistor 43.例文帳に追加

メモリセルアレイは、メモリトランジスタ２３のフローティングゲート２９に電子９０が注入されるか否かでデータの書き込みが行われる第１のメモリセル領域と、メモリトランジスタ４３にチャネル領域として機能するｐ型の不純物領域５５が形成されるか否かでデータが書き込まれる第２のメモリセル領域とを有している。 - 特許庁

First switches 61, 72, and 73 supply the 1st voltage generated by the constant voltage generator circuit 71 to a 2nd bit line disposed close to a 1st bit line, the well where the memory cell array is formed, and the source line of the memory cell array, when reading the memory cell connected to the 1st bit line among the bit lines.例文帳に追加

複数の第１のスイッチ６１，７２，７３は、ビット線のうち第１のビット線に接続されたメモリセルから読み出し動作を行なう場合、第１ビット線に隣接して配置された第２のビット線と、メモリセルアレイが形成されたウェルと、メモリセルアレイのソース線に、定電圧発生回路７１により発生された第１の電圧を供給する。 - 特許庁

A memory device comprises a memory cell array 1 in which the resistance change type memory cells M are arranged in a matrix, word lines W_1 to W_m, bit lines B_1 to B_n, plate electrode lines P_1 to P_n, and a transistor T.例文帳に追加

メモリ装置は、抵抗変化型のメモリセルＭがマトリックス状に配置されたメモリセルアレイ１と、ワード線Ｗ_1〜Ｗ_mと、ビット線Ｂ_1〜Ｂ_nと、プレート電極線Ｐ_1〜Ｐ_nと、トランジスタＴとを有する。 - 特許庁

In the semiconductor memory device and method, a flash memory cell array fabricated in a well is included together with memory cells in the same column connected to each other in series and connected to respective bit lines.例文帳に追加

半導体メモリデバイス及び方法は、お互いに連続して接続され、それぞれのビット線に接続された同一の列におけるメモリセルとともに、ウェル内に形成されたフラッシュメモリセルアレイを含む。 - 特許庁

One part of a memory cell array 1 consisting of nonvolatile memory cells being electrically rewritable is decided as a initial setting data region 3 for storing initial setting data prescribing memory operation conditions.例文帳に追加

電気的書き換え可能な不揮発性メモリセルからなるメモリセルアレイ１の一部が、メモリ動作条件を規定する初期設定データを記憶するため初期設定データ領域３として予め定められている。 - 特許庁

To provide a memory cell formed with an FET (Field-Effect Transistor) having a floating channel or a floating gate, and a memory array comprising a plurality of memory cells.例文帳に追加

浮動チャネルまたは浮動ゲートを持つＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（電界効果トランジスタ））により形成されたメモリセル、複数のメモリセルから成るメモリアレイの提供。 - 特許庁