「memory connected」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

In the MTJ memory cells 11, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLA, in the MTJ memory cell 12, a gate of a transistor provided as an access element is connected to the transistor gate wiring TGLB.例文帳に追加

ＭＴＪメモリセル１１において、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＡと接続され、ＭＴＪメモリセル１２おいて、アクセス素子として設けられるトランジスタのゲートはトランジスタゲート配線ＴＧＬＢと接続される。 - 特許庁

A drain of an electrically rewritable nonvolatile memory transistor MT, is connected to a bit line BL via a selection transistor ST0 and its source is connected to a common source line SS via a selection transistor ST1, and thus a memory cell unit is constructed.例文帳に追加

電気的書き換え可能な不揮発性メモリトランジスタＭＴのドレインが選択トランジスタＳＴ０を介してビット線ＢＬに接続され、ソースが選択トランジスタＳＴ１を介して共通ソース線ＳＳに接続されてメモリセルユニットが構成される。 - 特許庁

A CPU 5, an operation memory 6, a nonvolatile memory 7, a ROM 8, a speaker 9, a microphone 10, an input part 11, a display control part 13, and a transmitting and receiving part 15 are connected through a bus 16.例文帳に追加

ＣＰＵ５、作業用メモリ６、不揮発性メモリ７、ＲＯＭ８、スピーカ９、マイク１０、入力部１１、表示制御部１３、送受信部１５が、バス１６を介して接続されている。 - 特許庁

Because a plurality of data input/output lines are connected to individual memory chips as above, a load exerted on each channel can be reduced without using memory buffers.例文帳に追加

このように、複数のデータ入出力配線がそれぞれ個別のメモリチップに接続されていることから、メモリバッファを用いることなく、各チャネルにかかる負荷を低減することが可能となる。 - 特許庁

The terminating circuit of this constitution is applied as a module memory terminating circuit and connected to all stages of a memory SIMM or DIMM and switching operation is controlled by a driving device.例文帳に追加

本構成の終端回路がモジュールメモリ用終端回路として適用され、メモリＳＩＭＭｏｒＤＩＭＭの全段へ連結され、駆動デバイスにより切り替え動作が制御される。 - 特許庁

The input of the signal processing unit 10 is connected by the switching devices 5, 9, 12 and 13 selecting either after the intermediate memory or going around the intermediate memory 11.例文帳に追加

前記信号処理ユニット１０の入力は、切換装置５、９、１２、１３により、前記中間メモリの後か、または中間メモリ１１を迂回するかのいずれかを選択して接続される。 - 特許庁

The memory devices 20a, 20b are connected to the memory controller 10, of which the copying of data from built-in volatile memories 22a, 22b to corresponding nonvolatile memories 21a, 21b is available.例文帳に追加

メモリコントローラ１０には、内蔵する揮発性メモリ２２ａ、２２ｂから対応する不揮発性メモリ２１ａ、２１ｂへのデータのコピーが可能になっているメモリデバイス２０ａ、２０ｂが接続される。 - 特許庁

In the electronic apparatus equipped with a board 14 to which an extended memory module 15 can be additionally connected, the extended memory module 15 is provided with a battery B2 for backing up itself.例文帳に追加

増設メモリモジュール１５を付加接続可能な基板１４を備えた電子機器において、上記増設メモリモジュール１５は、自己をバックアップする電池Ｂ２を備えたことを特徴とする。 - 特許庁

In the dummy memory cell (DC) 6, a plurality of unit transistors are connected to a dummy bit line DBL so that current capability between the cells is equal to that of the memory cell transistor MC.例文帳に追加

ダミーメモリセル（ＤＣ）６は、複数個の単位トランジスタが、セル同士の電流能力がメモリセルトランジスタＭＣと等価となるようにダミービット線ＤＢＬに対して接続されている。 - 特許庁

When the connector unit 3 is connected to the information processor, information stored in the memory 3b disposed inside the connector unit 3 is read and information is written to the memory 3b.例文帳に追加

情報処理装置に接続されると、コネクタ部３の内部に配置されているメモリ３ｂに記憶している情報の読取や、このメモリ３ｂに対する情報の書き込みが行われる。 - 特許庁

Only by changing the pattern of the interface 1200, the capacity of the memory being connected to the logic circuit 3000 can be easily changed, thus reducing the development period of a memory circuit/logic circuit integration system.例文帳に追加

インターフェース１２００のパターン変更のみで、ロジック回路３０００に接続するメモリの容量を容易に変更可能で、メモリ回路／ロジック回路集積システムの開発期間が短縮される。 - 特許庁

The interface circuits allow the memory blocks to be selectively connected together to form depth and width expanded memory blocks, and also allow the blocks to be used as stand-alone blocks.例文帳に追加

インタフェース回路により、メモリブロックは選択的に接続されて深さと幅とが拡張されたメモリブロックを形成することができ、独立ブロックとして使用することが可能になる。 - 特許庁

To provide information requested by users appropriately even when the number of portable devices connected via communication lines increases beyond the memory space capacity of a drawing memory.例文帳に追加

通信回線を接続する携帯機器の台数が多くなって描画メモリのメモリ空間が不足してしまった場合であっても、ユーザが必要とする情報を適切に提供する。 - 特許庁

To provide a memory control unit capable of efficient data transmission and reception, having a low power consumption mode such as self-refresh by means of a clock enable signal, in addition to refresh, in case that the memory being connected is a synchronous DRAM, and capable of efficiently performing the refresh and the self-refresh.例文帳に追加

効率よくデータの送受信が可能であり、また、接続されるメモリが同期式のＤＲＡＭの場合、セルフリフレッシュを効率よく行い、低電力化を図る。 - 特許庁

The nonvolatile semiconductor memory device has: word lines WL; bit lines BL; and memory cells MC connected to between both the lines at crossing portions where the word lines WL and the bit lines BL cross.例文帳に追加

不揮発性半導体記憶装置は、ワード線ＷＬと、ビット線ＢＬと、ワード線ＷＬとビット線ＢＬの交差部で両配線間に接続されたメモリセルＭＣとを備える。 - 特許庁

The semiconductor memory is provided with a source line controller and a plurality of nonvolatile memory cells which are arranged on a matrix and connected to control gate lines, selection gate lines, bit lines and source lines.例文帳に追加

半導体メモリは、マトリックス上に配置され、制御ゲート線、選択ゲート線、ビット線およびソース線に接続された複数の不揮発性のメモリセルおよびソース線制御部を有する。 - 特許庁

A first dummy memory cell DMC1 storing a first logic and a second dummy memory cell DMC2 storing a second logic being opposite to the first logic are connected to a dummy word line DWL.例文帳に追加

第１論理を記憶する第１ダミーメモリセルＤＭＣ１と、第１論理と反対の第２論理を記憶する第２ダミーメモリセルＤＭＣ２とが、ダミーワード線ＤＷＬに接続されている。 - 特許庁

The plurality of volatile memories 22A to 22C are connected to the memory bus 26 through memory interface parts 20A to 20D for converting from either of a serial signal or a parallel signal to another one.例文帳に追加

複数の揮発性メモリ２２Ａ〜２２Ｃは、シリアル信号及びパラレル信号の何れか一方から他方への変換を行うメモリインタフェース部２０Ａ〜２０Ｄを介してメモリバス２６に接続される。 - 特許庁

When a memory cell MC12 is read out, a discharge transistor selecting circuit 47 discharges selectively a bit line BL2 connected to the memory cell MC12 and two bit lines BL0, BL1 being adjacent to it.例文帳に追加

放電トランジスタ選択回路４７は、メモリセルＭＣ12を読み出す際に、メモリセルＭＣ12に接続されたビット線ＢＬ2とそれに隣接する２本のビット線ＢＬ0,ＢＬ1とを選択的に放電する。 - 特許庁

The nonvolatile memory device applies one of the first and second sequences of voltage pulses to a selected one of word lines to program the nonvolatile memory cells connected to the selected word line.例文帳に追加

不揮発性メモリ装置は選択されたワードラインに接続された不揮発性メモリセルをプログラムするために選択されたワードラインに第１及び第２電圧パルスシーケンスのうちの一つを印加する。 - 特許庁

A data memory cell block 1 is provided with 4,000 strings having memory cells M1 to M4 in which 4 threshold values are written, and data bit lines BL1 to BL4000 connected to the strings.例文帳に追加

データメモリセルブロック１には、４値のしきい値が書き込まれるメモリセルＭ１〜Ｍ４をもつ４０００本のストリングと、該各ストリングに接続されたデータビット線ＢＬ１〜ＢＬ４０００を設ける。 - 特許庁

The first interconnection disposed between the adjacent memory cell arrays is shared by memory cells above and below the first interconnection, and the vertically-overlapping first interconnections are connected to each other.例文帳に追加

隣接するメモリセルアレイ間に配置された第１の配線は、その上下のメモリセルで共有され、上下に重なる第１の配線同士が互いに接続されていることを特徴とする。 - 特許庁

The plurality of input ports have a plurality of input parts each connected to the central processor, holding a memory access request issued so as to access the memory by the central processor.例文帳に追加

複数の入力ポートは、中央処理装置と接続され、中央処理装置がメモリをアクセスするために発行するメモリアクセスリクエストを保持する複数の入力部を備える。 - 特許庁

Two ports P1a, P2a included in the memory cell C0a are connected to two ports P1b, P2b included in the memory cell C0b through switch circuits S0z, S0x, respectively.例文帳に追加

メモリセルＣ０ａに含まれる２つのポートＰ１ａ，Ｐ２ａは、スイッチ回路Ｓ０ｚ，Ｓ０ｘを介してメモリセルＣ０ｂに含まれる２つのポートＰ１ｂ，Ｐ２ｂとそれぞれ接続されている。 - 特許庁

The pads Pi+1 to Pj-1 are not connected to the memory pads of the memory 121, and serve to input or output signals to the outside of the integrated circuit device 10.例文帳に追加

パッドＰｉ＋１〜Ｐｊ−１は、メモリー１２１のメモリーパッドには非接続であり、集積回路装置１０の外部との間で信号を入力又は出力するためのパッドとなる。 - 特許庁

To rewrite the data of a nonvolatile memory by utilizing the existing signal lines connected with an external device effectively in an on-vehicle camera device equipped with a rewritable nonvolatile memory.例文帳に追加

書き換え可能な不揮発性メモリを備える車載カメラ装置において、外部デバイスと接続された既存の信号線を有効に利用して不揮発性メモリのデータを書き換えるようにする。 - 特許庁

The memory strings MS are formed zigzag on a substrate, and share word lines WL connected to four memory transistors MTr formed along one columnar part CLmn.例文帳に追加

メモリストリングＭＳは、基板上においてジグザグ状に形成され、１本の柱状部ＣＬｍｎに沿って形成される４個のメモリトランジスタＭＴｒに接続されるワード線ＷＬを共有する。 - 特許庁

An electrostatic screening line SL is made on the sub bit line SB of the redundant memory cell array, and the data line DL to be connected to the ordinary memory cell array is made on the electrostatic screening line SL.例文帳に追加

冗長メモリセルアレイのサブビット線ＳＢ上に静電遮蔽線ＳＬを形成し、通常メモリセルアレイに接続されるデータ線ＤＬを静電遮蔽線ＳＬ上に形成する。 - 特許庁

The switch sections 13 and 15 are provided with electronic switches which are connected to the row- or column-direction electrodes of all memory cells forming each memory layer and are turned on/off in accordance with control signals.例文帳に追加

スイッチ部１３、１５は、各メモリ層を形成する全メモリセルの行方向又は列方向の電極に接続され且つ制御信号に応じてオンオフする電子スイッチを備える。 - 特許庁

A USB flash memory is connected to a USB connector of a protocol analyzer, and an EDID corresponding to each type of television receivers is acquired from the memory and registered in a recording medium.例文帳に追加

ＵＳＢフラッシュメモリはプロトコルアナライザのＵＳＢコネクタに接続され、そのメモリから各種のテレビジョン受像機に対応するＥＤＩＤが取得され記憶媒体に登録される。 - 特許庁

Further, when the discrimination indicates that the external memory 100 is connected to the camera 1, the setting of the camera 1 is revised into the setting exclusive for the user on the basis of the utilization information of the user in the external memory 100.例文帳に追加

また、外部メモリ１００が接続されていると判断されたときは、外部メモリ１００内のユーザの利用情報に基づいてカメラ１をユーザの専用の設定に変更する。 - 特許庁

A reference memory cell block 2 is provided with 4 strings having memory cells of 4 different thresholds, and reference bitl lines REF1 to REF4 connected to the strings.例文帳に追加

参照メモリセルブロック２には、異なった４種のしきい値のメモリセルを個々に有する４本のストリングと、各ストリングの個々に接続された参照ビット線ＲＥＦ１〜ＲＥＦ４を設ける。 - 特許庁

The display device 14 displays the transmitted attribute information of the external memory device 20 on a display screen to urge a user to determine whether or not the connected external memory device 20 is used.例文帳に追加

表示部１４は、送信された外部記憶装置属性情報を表示画面に表示し、ユーザに対して、接続された外部記憶装置２０を利用することの可否の判断を促す。 - 特許庁

The memory chip 103B is equipped with a memory circuit which is a test object, and the logic chip 103A is equipped with an internal logic circuit 20 and a test processing circuit 21 electrically connected thereto.例文帳に追加

メモリチップ１０３Ｂは試験対象となるメモリ回路を備え、ロジックチップ１０３Ａは、内部ロジック回路２０と、これに電気的に接続されたテスト処理回路２１とを備える。 - 特許庁

The selecting mechanisms are connected with all of the memory banks (11 to 14 and 41 to 44) in the plurality of memory banks (11 to 14 and 41 to 44) and all of the buses (35 to 37 and 65 to 67) in the plurality of buses (35 to 37 and 65 to 67).例文帳に追加

このメモリシステムは、複数のメモリバンク（１１〜１４、４１〜４４）と、複数のバス（３５〜３７、６５〜６７）と、選択機構（１０５、４６、４７、２０５、１５、１６）とを備える。 - 特許庁

A buffer memory 2 for storing a digital signal is provided to an output side of a reception section 1, and a D/A converter 3 and an output apparatus 4 are sequentially connected to the output side of the buffer memory 2.例文帳に追加

受信部１の出力側に、デジタル信号を記憶するためのバッファメモリ２を設け、その出力側に、Ｄ／Ａ変換器３および出力機器４を順次接続する。 - 特許庁

To provide an electronic device system and a memory capable of easily preventing unauthorized leakage of data by controlling data read on a memory side connected to an electronic device.例文帳に追加

電子機器に接続されたメモリ側でデータの読み出しを制御することにより、簡便にデータの不正な流出を防止することができる電子機器システム及びメモリを提供する。 - 特許庁

A memory cell array 1 is connected with a word line WL and a bit line BL, and a plurality of memory cells each of which stores one of n values (n is a natural number of ≥2) is arranged in a matrix.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬ、及びビット線ＢＬに接続され、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルがマトリックス状に配置されている。 - 特許庁

When a connector CN1 of a memory player 1 is inserted into a connector CN2 of a PC2 and connected therewith, a signal S1 supplied to a CPU 11 becomes 'L' to place a memory controller 12 in a write state.例文帳に追加

メモリプレーヤ１のコネクタＣＮ１をＰＣ２のコネクタＣＮ２に差し込んで接続すると、ＣＰＵ１１に与えられる信号Ｓ１は“Ｌ”となり、メモリコントローラ１２が書き込み状態となる。 - 特許庁

When a host connected with a memory card 100 is equipment requesting the reduction of power consumption, the frequency dividing ratio is set to 1/8, for example, for lowering the operating frequency of the memory card 100.例文帳に追加

メモリカード１００が接続されるホストが消費電力の低減を要求する機器であれば、メモリカード１００の動作周波数を低下すべく、分周比を例えば１／８に設定する。 - 特許庁

In a printer 100, when a ROM_DIMM 71 is connected to a memory slot 15, a memory control part 10 switches the access destination of a CPU 10 to the ROM_DIMM 71.例文帳に追加

本印刷装置１００では、メモリスロット１５にＲＯＭ＿ＤＩＭＭ７１が接続されている場合は、メモリ制御部１０はＣＰＵ１０のアクセス先をＲＯＭ＿ＤＩＭＭ７１に切り替える。 - 特許庁

To provide a data transfer device which is capable of performing data transfer at high speed between an input/output device and a memory even when the input/output device is connected with a memory mapped I/O.例文帳に追加

入出力装置がメモリマップトＩ／Ｏにより接続されている場合でも、入出力装置とメモリの間のデータ転送を高速に行うことができるデータ転送装置を提供する。 - 特許庁

The program current is made to flow forward the second side from the first side so as to cross a bit line connected to the resistive memory cell in the first resistive memory cell block.例文帳に追加

前記プログラム電流は前記第１抵抗型メモリセルブロック内の抵抗型メモリセルに接続されたビットラインを横切るように前記第１側部から前記第２側部に向けて流れる。 - 特許庁

First lines (BL) are formed successively over both ends of the memory cell array along the first axis, and are located partially in the second region and connected with first ends of the memory cells.例文帳に追加

第１配線（BL）は、第１軸に沿ってメモリセルアレイの両端に亘って連続的に形成され、一部が第２領域内に位置し、複数のメモリセルの第１端と接続されている。 - 特許庁

When a USB memory which is the portable storage device is connected to a computer, the USB memory performs a detecting operation of an IC card to branch processing according to the number of detected IC cards.例文帳に追加

携帯型ストレージデバイスであるＵＳＢメモリがコンピュータに接続すると、ＵＳＢメモリはＩＣカードの検出動作を行い、ＩＣカードの検出枚数に応じて処理を分岐させる。 - 特許庁