「memory connected」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

One end of writing wirings for applying a magnetic field from a perpendicular direction of a film surface to the memory cell made of a perpendicularly magnetized film, is connected to adjacent writing wiring via the memory cell.例文帳に追加

垂直磁化膜からなるメモリ素子に対し膜面垂直方向から磁界を印加するための書き込み配線の一端を、メモリ素子を挟んで隣接する書き込み配線と接続する。 - 特許庁

This memory controller 121 is connected to an SRAM 122 allowing access by only a row address, a NOR type flash memory 123, and an SDRAM 124 allowing access by designating a row address and a column address.例文帳に追加

メモリコントローラ１２１を、行アドレスのみでアクセスできるＳＲＡＭ１２２、ＮＯＲ型フラッシュメモリ１２３と、行アドレスと列アドレスを指定してアクセスできるＳＤＲＡＭ１２４とに接続する。 - 特許庁

A memory cell array 1 connected to a word line and a bit line is constituted so that a plurality of memory cells for storing one value among n values (n is natural number of ≥2) are arranged in a matrix state.例文帳に追加

メモリセルアレイ１は、ワード線、及びビット線に接続され、ｎ値（ｎは２以上の自然数）のうちの１値を記憶する複数のメモリセルがマトリックス状に配置されて構成されている。 - 特許庁

Switches can be adjusted during operation of a memory device such that a memory controller is connected over a shared bus to a selected single NVM unit and one or more impedance terminals.例文帳に追加

メモリ装置の動作中にメモリコントローラが共有バスを経て選択された単一のＮＶＭユニット及び１つ以上のインピーダンス端子に接続されるように、スイッチを調整することができる。 - 特許庁

Access to each memory cell of the specified defective unit is switched to access to each memory cell of the redundancy unit 42_i or of the other data unit connected to the word line WLi.例文帳に追加

この特定された欠陥ユニットの各メモリセルへのアクセスが、該ワード線ＷＬｉに接続される冗長用ユニット４２＿ｉもしくは他のデータ用ユニットの各メモリセルへのアクセスに切り替えられる。 - 特許庁

Because the voltage Vout differs in response to the mounted state of the memory card, one voltage output part 61 can detect either of the memory card is connected to which of the connectors.例文帳に追加

電圧Ｖｏｕｔはメモリカードの装着状態に応じて異なるため、どのコネクタにどのメモリカードが装着されたかを１つの電圧出力部６１で検出することができる。 - 特許庁

The image data stored in the transfer buffer memory 131 is transferred to a transfer buffer memory 231 provided to an interface circuit 23 of a personal computer 2 connected by an IEEE-1394 cable 3.例文帳に追加

転送用バッファメモリ１３１に格納された画像データは、IEEE-1394ケーブル３で接続されているパソコン２のインターフェイス回路２３に設けられている転送用バッファメモリ２３１に転送される。 - 特許庁

After the charge, a selected memory cell is connected to the bit line, the reference bit line is connected to a reference voltage generating circuit, and a voltage differential type sense amplifier amplifies difference voltage between voltage of the bit line decreased by discharge of the selected memory cell and voltage of the reference bit line generated by the reference voltage generating circuit, to thereby read out memory cell data.例文帳に追加

その後、選択されたメモリセルがビット線に導通され、リファレンスビット線が参照電圧生成回路に導通され、電圧差動型センスアンプが、メモリセルの放電により低下するビット線の電圧と参照電圧生成回路によって発生するリファレンスビット線の電圧との差電圧を増幅して、メモリセルデータを読み出す。 - 特許庁

A system 102 comprises a processor 110, a nonvolatile memory device 112 which is connected to the processor 110, a read only memory (ROM) 116 which is connected to the processor 110 and the nonvolatile memory device 112 and a software 204 which is stored in the ROM116.例文帳に追加

本発明の少なくともいくつかの実施形態によれば、システム１０２は、プロセッサ１１０と、プロセッサ１１０に結合された不揮発性記憶デバイス１１２と、プロセッサ１１０と不揮発性記憶デバイス１１２とに結合されたリードオンリメモリ（ＲＯＭ）１１６と、ＲＯＭ１１６に格納されたソフトウェア２０４と、を具備する。 - 特許庁

A pair of bit lines are connected to a sense amplifier through an N channel type transistor, memory cells constituting a memory cell array are connected to the bit line pair, and the gate voltage of the N channel type transistor is set lower than a voltage obtained by adding the threshold value voltage amount of the N channel type transistor to the driving voltage of the memory cells.例文帳に追加

センスアンプは、センスアンプに一対のビット線対がＮチャネル型トランジスタ対を介して接続され、ビット線対には、メモリセルアレイを構成するメモリセルが接続され、Ｎチャネル型トランジスタのゲート電圧は、メモリセルの駆動電圧にＮチャネル型トランジスタのしきい値電圧分を加えた電圧よりは低い電圧に設定されている。 - 特許庁

In each memory cell unit, a memory cell array consisting of a series connection in the array direction of a predetermined number of memory cell transistors MC capable of electrical writing and erasure of data has one end connected with a bit line BL through a first select gate transistor and the other end connected with a source line SL through a second select gate transistor SGS.例文帳に追加

各メモリセルユニットは、電気的なデータの書き込みおよび消去が可能な所定個のメモリセルトランジスタＭＣを列方向に直列に接続したメモリセル列の、その一端が第１の選択ゲートトランジスタを介してビット線ＢＬに接続され、他端が第２の選択ゲートトランジスタＳＧＳを介してソース線ＳＬに接続されている。 - 特許庁

When the semiconductor memory is accessed, if a corresponding bit line pair is a bit line pair connected to a memory cell to be accessed, each precharge circuit releases the precharing of the corresponding bit line pair, and continues the precharging of the corresponding bit line pair if the corresponding bit line pair is not a bit line connected to the memory cell to be accessed.例文帳に追加

各プリチャージ回路は、半導体メモリのアクセス時に、対応するビット線対がアクセス対象のメモリセルに接続されるビット線対である場合、対応するビット線対のプリチャージを解除し、対応するビット線対がアクセス対象のメモリセルに接続されるビット線対ではない場合、対応するビット線対のプリチャージを継続する。 - 特許庁

A nonvolatile semiconductor memory 10 includes a memory cell 11 storing complementary data, complementary bit lines BLT, BLB connected to the memory cell 11, a pre-charge circuit 60 pre-charging the complementary bit line to the prescribed potential, a latch type sense amplifier 70, and a current control circuit 50 connected to the complementary bit lines.例文帳に追加

不揮発性半導体メモリ１０は、相補データを記憶するメモリセル１１と、メモリセル１１に接続された相補ビット線ＢＬＴ，ＢＬＢと、その相補ビット線を所定の電位にプリチャージするプリチャージ回路６０と、ラッチ型センスアンプ７０と、相補ビット線に接続された電流制御回路５０と、を備える。 - 特許庁

Further, the device has a peripheral circuit region 120, and is provided with a main memory ground line decoder connected electrically to ground lines of respective memory array regions 150, an addition memory ground line decoder, and signal transmission lines 136, 138 of at least two or more lines of which both ends are connected electrically to respective decoders.例文帳に追加

更に周辺回路領域１２０を有し、それぞれのメモリアレイ領域１５０の接地線に電気的に接続するメインメモリ接地線デコーダと、付加メモリ接地線デコーダと、それぞれのデコーダに両端が電気的に接続する少なくとも２本以上の信号伝送線１３６，１３８とを備える。 - 特許庁

In the selective erasing method for the flash memory, when the threshold voltage of the memory cell which is connected to an arbitrary word line being erased is lower than a prescribed erasing threshold voltage, no further erasing for the memory cell connected to the word line is performed and the erasing is conducted only for the remaining cells.例文帳に追加

本発明のフラッシュメモリのための選択的消去方法は、消去された任意のワードラインに連結されたメモリセルのスレッショルド電圧が所定の消去スレッショルド電圧より低ければ、当該ワードラインに連結されたメモリセルに対する消去は、それ以上遂行せず、残りのセルに対してのみ消去を遂行する。 - 特許庁

In a hybrid drive 100 with the extended memory formed by combining the optical disk drive with the nonvolatile memory, an optical disk control section 10 includes an expansion bus I/F 30, a nonvolatile memory device 40 is connected thereto by the expansion bus 35, and the expansion bus I/F 30 and a host I/F 13 are also connected by the expansion bus 35.例文帳に追加

光ディスクドライブと不揮発性メモリを組み合わせた拡張メモリ付きハイブリッドドライブ１００において、光ディスク制御部１０に拡張バスＩ／Ｆ３０を設けて拡張バス３５により不揮発性メモリ装置４０を接続すると共に、ホストＩ／Ｆ１３との間を拡張バス３５で接続する。 - 特許庁

The house information panel 20 connected to an entrance unit 10 with a camera 11 and provided with a monitor 28 for displaying an image imaged by the camera is provided with an image recording section 31 for recording the image and storing the image to the built-in memory; and a memory mount section 34 connected to the image recording section and to which an externally mounted memory 35 is mounted.例文帳に追加

カメラ１１を有する玄関機１０と接続され、そのカメラで撮像された画像を表示するモニタ２８を備えた住宅情報盤２０において、画像を録画して内蔵メモリに記憶する画像録画部３１と、画像録画部と接続され、外付けメモリ３５が装着されるメモリ装着部３４とを設けた。 - 特許庁

Column lines BL0-BLn are connected with a read amplifier 3, and to read a data signal DA from a selected memory cell MC3 via the column line BL2 connected with the selected memory cell MC3, or to write the data signal DA in the sel.ected memory cell MC3, row lines WL0-WLm can be connected to a selection signal terminal GND.例文帳に追加

列ラインＢＬ０〜ＢＬｎは読み出し増幅器３と接続されており、選択されたメモリセルＭＣ３と接続された列ラインＢＬ２を介して、その選択されたメモリセルＭＣ３からデータ信号ＤＡを読み出すために、またはその選択されたメモリセルＭＣ３へデータ信号ＤＡを書き込むため、行ラインＷＬ０〜ＷＬｍはそれぞれ選択信号用端子ＧＮＤと接続可能である。 - 特許庁

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means.例文帳に追加

マイクロプロセッサにバス接続された書き換え可能な第１のメモリと、リードライトユニットとの電磁結合により制御される第２のメモリを備え、前記第２のメモリに記憶されたデータを前記第１のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第１のメモリに基づいて前記マイクロプロセッサが動作する。 - 特許庁

The memory controller 10 connected to the plurality of memories 20, 30 including the memory 20 requiring refresh operation in a prescribed cycle includes an operation cycle setting part for setting the refresh operation cycle of one memory 20 requiring the refresh operation to different cycles before accessing to the memory 30 different from the memory 20 and after the access.例文帳に追加

所定の周期でリフレッシュ動作が必要なメモリ２０を含む複数のメモリ２０、３０に接続されるメモリコントローラ１０において、リフレッシュ動作が必要な一のメモリ２０とは異なる他のメモリ３０へのアクセス前と該アクセス後とでは、一のメモリ２０のリフレッシュ動作周期を異なる周期に設定する動作周期設定部を備える。 - 特許庁

An electronic apparatus includes: a memory; a memory control circuit which, on receipt of one access request to the memory, sets a request source of the access request to the lowest priority, and accesses the memory by priority control for selecting an access request to be accepted next; and a plurality of modules which are connected to ports of the memory control circuit and send access requests.例文帳に追加

電子機器は、メモリーと、メモリーへのアクセス要求を１回受け付けた場合に、当該アクセス要求のアクセス要求元の優先順位を最下位に設定し、次に受け付けるアクセス要求を選択する優先制御により、メモリーへのアクセスを行うメモリー制御回路と、メモリー制御回路のポートに接続され、アクセス要求を送る複数のモジュールと、を備える。 - 特許庁

The semiconductor memory device includes the memory cell having a variable resistance element of which the resistance value varies by application of a voltage, a power supply circuit 11 outputting voltage applied to the memory cell, interconnection L1, L2 formed between the power supply circuit 11 and the memory cell and supplying voltage outputted from the power supply circuit 11 to the memory cell, and a discharging circuit 17 connected to the interconnection.例文帳に追加

電圧の印加によって抵抗値が可変する可変抵抗素子を有するメモリセルと、メモリセルへ印加する電圧を出力する電源回路１１と、電源回路１１とメモリセルとの間に形成され、電源回路１１から出力された電圧をメモリセルに供給する配線Ｌ１，Ｌ２と、配線に接続された放電回路１７とを備える。 - 特許庁

In this virtual memory radio communication system, the memory card is provided with a memory interface and a radio communication means and is connected to a remote data storage device through a radio channel, data is transferred, the memory space of a remote database server looks as if it exits in the memory card, and the capacity of the database server can be optionally set from a portable telephone.例文帳に追加

メモリカードに、メモリインタフェースと無線通信手段とを備え、遠隔地に設けられているデータ蓄積装置と無線回線で接続し、データを転送し、遠隔地のデータベースサーバのメモリ空間が、メモリカード内に存在しているように見え、また、データベースサーバの容量を、携帯電話から任意に設定できるようにする仮想メモリ無線通信システムである。 - 特許庁

An address is connected to a column decoder 24 of an other memory circuit 14 successively from the most significant bit out of addresses inputted to a column decoder 18 of a memory circuit 13, also, an address is connected to a row decoder 25 of an other memory circuit 14 successively from the least significant bit out of addresses inputted to a row decoder 19 of the memory circuit 13.例文帳に追加

他のメモリ回路１４の列デコーダ２４には最も大きいメモリ回路１３の列デコーダ１８に入力されるアドレスのうちから最上位ビットから順番に接続され、且つ、他のメモリ回路１４の行デコーダ２５には最も大きいメモリ回路１３の行デコーダ１９に入力されるアドレスのうちから最下位ビットから順番に接続されるものである。 - 特許庁

This USB memory which can be connected to an arbitrary device is provided with a USB memory control part; a configuration information extracting part to be started by a USB memory control part when the USB memory is connected to the device for extracting the configuration information of the device and a configuration information storage part for storing the configuration information.例文帳に追加

本発明は、任意の装置に接続可能なＵＳＢメモリであって、当該ＵＳＢメモリ内に、ＵＳＢメモリ制御部と、当該ＵＳＢメモリが前記装置に接続されたときに当該ＵＳＢメモリ制御部により起動され、前記装置の構成情報を抽出する構成情報抽出部と、前記構成情報を格納する構成情報格納部とを有する。 - 特許庁

The nonvolatile semiconductor storage device has a feature that it includes memory cells arranged in every direction, a plurality of word lines connected to each column of the memory cells, and a control circuit for deciding the program voltage with respect to the word line selected on the basis of data read out from a part of the memory cells among all memory cells connected to the selected word line in a plurality of word lines.例文帳に追加

不揮発性半導体記憶装置は、縦横に配列されるメモリセルと、メモリセルの各列に接続される複数のワード線と、複数のワード線の選択されたワード線に接続される全メモリセルのうち一部のメモリセルから読み出したデータに基づいて選択されたワード線に対するプログラム電圧を決定する制御回路を含むことを特徴とする。 - 特許庁

When a USB flash memory 34 in which a network setting file is stored exists on a data path connected through a USB port 26, and a memory 34 is connected through a USB hub 30 where its own device is connected as a host to the data path, a print server 10 is connected through a radio LAN board 22 to the network based on the network setting file stored in the memory 34.例文帳に追加

プリントサーバ１０は、ＵＳＢポート２６を介して接続されたデータ経路上にネットワーク設定ファイルが保存されたＵＳＢフラッシュメモリ３４が存在するとき、自分自身がホストとなるように接続されたＵＳＢハブ３０を介してそのメモリ３４がデータ経路に接続されている場合にはそのメモリ３４に保存されているネットワーク設定ファイルに基づいてプリントサーバ１０が無線ＬＡＮボード２２を介してネットワークに接続されるように設定する。 - 特許庁

The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.例文帳に追加

複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁

The controller is provided with a system interface connected electrically to a computer system, a memory interface connected electrically to the memory module, a data buffer for buffering a data, and a data compression/depression module connected electrically to the data buffer via an interactive bus to compress/depress the data stored in the data buffer.例文帳に追加

コントローラは、コンピュータシステムに電気的に接続されたシステムインターフェイスと、メモリーモジュールに電気的に接続されたメモリーインターフェイスと、データをバッファリングするためのデータバッファと、データバッファに記憶されたデータを圧縮/解凍するために、双方向バスを介してデータバッファに電気的に接続されたデータ圧縮/解凍モジュールとを備える。 - 特許庁

Particularly, each of the input/output ports is comprised of a main bus to which a bus arbiter is connected, a sub-bus connected with said main bus via a shared memory, and the main bus of the first processor chip is connected with the sub-bus of the second processor chip.例文帳に追加

特に、前記入出力ポートを、バスアービターを接続したメインバスと、このメインバスと共有メモリを介して接続したサブバスとから構成し、前記第１のプロセッサチップのメインバスと前記第２のプロセッサチップのサブバスとを接続した。 - 特許庁

One of the source area and drain area of a TFT 21 for selection is connected to one of source signal lines 23 and the other is connected to the input side of an SRAM (static random access memory) 24, whose output side is connected to a light emitting element 25.例文帳に追加

選択用ＴＦＴ２１のソース領域とドレイン領域のうち、一方をソース信号線２３の１つと、他方をＳＲＡＭ２４の入力側とそれぞれ接続し、ＳＲＡＭ２４の出力側と発光素子２５とを接続する。 - 特許庁

In the processor part 2, CPU 12-1 to 12-n, a main memory 22 and a host bridge 32 are connected by a host bus 502.例文帳に追加

プロセッサ部２はＣＰＵ１２−１〜１２−ｎとメインメモリ２２とホストブリッジ３２とがホストバス５０２によって接続されている。 - 特許庁

The memory IC is connected to be able to communicate with the control IC, storing the mode information referred to by the control IC.例文帳に追加

メモリＩＣは、制御ＩＣと通信可能に接続されており、制御ＩＣによって参照されるモード情報を記憶する。 - 特許庁

The flowrate detector 5, the fluid temperature detector 9 and the memory 1 are connected with a plurality of leads 4 in the housing 2.例文帳に追加

流量検知部５、流体温度検知部９及びメモリ１は複数のリード４とハウジング２内において接続されている。 - 特許庁

Host interface parts 4 or disk interface parts 6 are connected to shared memory parts 7 through a switch part 8 one to one.例文帳に追加

ホストインタフェース部４又はディスクインタフェース部６と共有メモリ部７とをスイッチ部８にて１対１に接続する構成とする。 - 特許庁

When the TV tuner pack 21 is loaded to the memory slot 17, the shared connection connector 17a and the connection terminal 21a are connected.例文帳に追加

メモリスロット１７にＴＶチューナーパック２１が装着されると、共用接続コネクタ１７ａと接続端子２１ａとが接続される。 - 特許庁

A self-information memory 313 stores device name data of a present device and function data for connected devices to operate the present device.例文帳に追加

自己情報メモリ３１３には、自機の機種名のデータと、接続機器が自機を操作するための機能データが格納されている。 - 特許庁

For example, the source diffusion layer of each memory cell MC is commonly connected via local source lines LSL, along word lines WL direction.例文帳に追加

たとえば、各メモリセルＭＣのソース拡散層を、ローカルソース線ＬＳＬにより、ワード線ＷＬ方向に共通に接続する。 - 特許庁

Furthermore, metallic casing 12, the memory card connector 28 and the LCD unit 32 are connected to attain ground (GND) strengthening.例文帳に追加

更に、金属製のケーシング１２とメモリーカードコネクタ２８及びＬＣＤユニット３２の接続を行い、グランド（ＧＮＤ）強化を図る。 - 特許庁

In the processor part 1, CPU 11-1 to 11-n, a main memory 21 and a host bridge 31 are connected by a host bus 501.例文帳に追加

プロセッサ部１はＣＰＵ１１−１〜１１−ｎとメインメモリ２１とホストブリッジ３１とがホストバス５０１によって接続されている。 - 特許庁

To control printers which are connected through a network, etc., without adding a large-capacity memory to the printer controller.例文帳に追加

大量のメモリをプリンタ制御装置に追加することなく、ネットワーク等を介して接続されている複数のプリンタを制御する。 - 特許庁

Each memory cell MS1-MS4 is constituted of a TMR element having two TMR element parts connected electrically in series.例文帳に追加

各メモリセルＭＳ１〜ＭＳ４は、電気的に直列接続された２つのＴＭＲ素子部を持つＴＭＲ素子で構成される。 - 特許庁

The electronic control device includes a means for writing computer program on the first nonvolatile memory with connected to an external device.例文帳に追加

この電子制御装置は、外部装置と接続して、コンピュータ・プログラムを前記第１の不揮発性メモリに書き込む手段を有する。 - 特許庁

The file structure of the data storage part of the IC module has an upper limit value and is connected to the file structure of the virtual memory module.例文帳に追加

ＩＣモジュールのデータ蓄積部のファイル構造には上限値があり、仮想メモリ・モジュール側のファイル構造に接続されている。 - 特許庁

A substrate 20 to be inspected which is to be connected to a substrate checker 24 is equipped with a product memory 31 in which the product program is stored.例文帳に追加

基板チェッカ２４に接続される検査対象基板２０は、製品プログラムを記憶した製品用メモリ３１を備える。 - 特許庁