「memory connected」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

The memory circuit is used for storing the data items for specifying the state of the optical waveguide to be splice-connected.例文帳に追加

メモリ回路は、スプライス接続されるべき光導波路の状態を特定するデータ項目をストレージするために用いられる。 - 特許庁

The memory system includes a host and an electronic circuit card that can be inserted into and electrically connected to the host.例文帳に追加

本発明のメモリシステムは、ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含む。 - 特許庁

Further, the remote end of the clock line 3 is connected to the clock input terminal of the data receive circuit REC of the memory control part 1.例文帳に追加

さらに、クロック線３の遠端は、メモリ制御部１のデータレシーブ回路ＲＥＣのクロック入力端子に接続されている。 - 特許庁

The corresponding device includes a memory medium, a communication interface, and a programmed digital processing circuit connected to both of them.例文帳に追加

対応する装置は、記憶媒体と、通信インタフェースと、上記両者に結合されたプログラム式ディジタル処理回路とを含む。 - 特許庁

Moreover, a memory part 2 is disposed in a probe 18 connected with the diagnostic apparatus body 12, and the possible number of times of use is memorized.例文帳に追加

また、診断装置本体１２に接続されたプローブ１８にも記憶部２を設け、利用可能回数情報を記憶する。 - 特許庁

The memory circuit 1000 is electrically connected to the logic circuit 3000 by an interface layer 1200 being provided over a plurality of chips.例文帳に追加

メモリ回路は、複数のチップに渡っての受けられたインターフェース層１２００によって、ロジック回路との電気的接続をとる。 - 特許庁

Memory cells 1 disposed along one direction are configured such that: one end side of each magnetoresistive element 3 is connected to a bit line 4a; and the other end side is connected to the drain of the access transistor 2.例文帳に追加

一方向に沿って位置するメモリセル１では、各磁気抵抗効果素子３の一端側はビット線４ａに接続され、他端側はアクセストランジスタ２のドレインに接続されている。 - 特許庁

A data read terminal of a memory cell MS1, to which a power supply voltage VDD is supplied, is connected to or disconnected from a bit line and a cell selecting terminal is connected to a word line WL.例文帳に追加

電源電圧ＶDDを供給されるメモリセルＭＳ１のデータ読み出し端子がビット線に接続され又は分離されており、セル選択端子がワード線ＷＬに接続されている。 - 特許庁

Bit lines LBL0, BLBL0 to LBLM, BLBLM are connected to the memory cells arranged in the column direction, and sense amplifiers 12-0 to 12-M are connected to these bit lines.例文帳に追加

列方向に配列されたメモリセルにはビット線ＬＢＬ０、ＢＬＢＬ０〜ＬＢＬＭ、ＢＬＢＬＭが接続され、これらビット線にはセンスアンプ１２−０〜１２−Ｍが接続されている。 - 特許庁

Each memory cell has a first magnetoresistance element 23, of which one end is connected to a read-out word line RWL and the other end is connected to the bit line BL2 via the common transistor.例文帳に追加

各メモリセルは、一端が読み出しワード線ＲＷＬに接続され他端が共通トランジスタを介してビット線ＢＬ２に接続された第１磁気抵抗素子２３を有する。 - 特許庁

The coprocessor includes: a coprocessor control part connected to the base processor control part through a control interface; and a coprocessor processing unit connected to the data memory and the register through a data interface.例文帳に追加

コプロセッサは、制御インタフェースを介してベースプロセッサ制御部に接続されたコプロセッサ制御部と、データインタフェースを介してデータメモリ及びレジスタに接続されたコプロセッサ処理ユニットと、を備える。 - 特許庁

In the Fig. 1, an output of an operation amplifier 103 is connected to a control gate of a memory transistor 101, and a constant current source 102 is connected to a drain electrode, and the source electrode is grounded.例文帳に追加

図１において、メモリトランジスタ１０１のコントロールゲートにはオペアンプ１０３の出力が、ドレイン電極には定電流源１０２が接続されており、ソース電極は接地されている。 - 特許庁

The transistors 2, 3 are connected between the other side electrodes of the resistor memory elements 1 and two source lines SL, respectively and gates of them are connected to the word lines WLA, WLB respectively.例文帳に追加

抵抗体記憶素子１の他方電極と２本のソース線ＳＬとの間にそれぞれトランジスタ２，３を接続し、それらのゲートをそれぞれワード線ＷＬＡ，ＷＬＢに接続する。 - 特許庁

A portable memory device 61, which can be connected to the tape printer 10, can also be connected to another tape printer 110 similar in function to the tape printer 10.例文帳に追加

テープ印刷装置１０に接続可能な携帯メモリデバイス６１は、テープ印刷装置１０と同様の機能を有する別のテープ印刷装置１１０にも接続可能となっている。 - 特許庁

When it is determined that the real bit line to be connected to a real memory cell is easily short-circuited to an adjacent circuit element, the dummy bit line is connected to a voltage line to be supplied to the circuit element.例文帳に追加

リアルメモリセルに接続されるリアルビット線が、隣接する回路要素とショートしやすいことが判明した場合、ダミービット線は、その回路要素に供給される電圧線に接続される。 - 特許庁

To save a memory capacity in the main part of an apparatus by storing template image data edited by a connected PC while encoding, and to synthesize an image without starting the connected PC when the image is synthesized using an encoded template registered in the main part of the apparatus.例文帳に追加

接続ＰＣで編集したテンプレート画像データを符号化処理して装置本体に記憶させることにより、装置本体のメモリ容量を節約できるようにする。 - 特許庁

A Bluetooth device 10 has a CPU 2, a memory 3, a ROM 4, a storage device 5, an RS-232C controller 6, a cable/radio communication part 7 connected with a bus 1, and a BT transmitting/receiving part 8 connected with the RS-232C controller 6.例文帳に追加

Bluetooth装置１０は、バス１に接続されたCPU２、メモリ３、ROM４、記憶装置５、RS-232Cコントローラ６及び有線／無線通信部７と、RS-232Cコントローラ６に接続されたBT送受信部８とを有する。 - 特許庁

When the external memory means 8 is not connected with the navigation assisting system, the user is prohibited from being connected with the external information supply means through a communication line.例文帳に追加

外部記憶手段８が航法支援装置に接続されていない場合、利用者が通信回線を通して外部の情報提供手段に接続しようとしても、接続できないようにする。 - 特許庁

A memory cell has: a latch having I/O nodes of data; and a ferroelectric capacitor whose one end is connected respectively to the I/O nodes and the other end of which is connected to a plate wire.例文帳に追加

メモリセルは、データの入出力ノードを有するラッチと、一端が入出力ノードにそれぞれ接続され他端がプレート線に接続される強誘電体キャパシタとを有する。 - 特許庁

When the external memory device (EMD) is connected to a computing device or onto a network in which the computing device is connected, the system recognizes the EMD and populates the EMD with disk sectors.例文帳に追加

外部メモリデバイス（ＥＭＤ）が、コンピューティングデバイス、またはコンピューティングデバイスが接続されたネットワークに接続されたとき、システムは、ＥＭＤを認識し、ディスクセクタによってＥＭＤをポピュレートする。 - 特許庁

This device is provided with bit lines BL0, BL1, memory cells MC1 connected to each of the bit lines BL0, BL1, and a data read-out circuit 2 connected to the bit lines BL0, BL1.例文帳に追加

ビット線ＢＬ０、ＢＬ１と、これらビット線ＢＬ０、ＢＬ１それぞれに接続されたメモリセルＭＣ１と、ビット線ＢＬ０、ＢＬ１に接続されたデータ読み出し回路２とを具備する。 - 特許庁

When a USB (Universal Serial Bus) memory 100 is connected to one USB port among a plurality of USB ports P1-P4 arranged at a digital composite machine 1, a connected connection terminal is detected.例文帳に追加

デジタル複合機１が備える複数のＵＳＢポートＰ１ｐ４〜のうち何れかのＵＳＢポートにＵＳＢメモリ１００が接続された場合に接続された接続端子を検知する。 - 特許庁

In the case of changing the receiving size of a FIFO memory for asynchronous reception, the electronic apparatus connected to an IEEE1394 serial bus informs the other electronic apparatuses connected onto the IEEE1394 serial bus of this change.例文帳に追加

また、IEEE1394シリアルバスに接続された電子機器は、非同期受信用のFIFOメモリの受信サイズを変更した際に、この変更をIEEE1394シリアルバスに接続されている他の電子機器に伝える。 - 特許庁

Further, the body-side memory terminal 19 provided in the body 2 is connected to a system bus 6 connected to a host CPU 5, thus realizing high-speed data processing.例文帳に追加

さらに、電話機本体２に設けられた本体側メモリ端子１９は、ホストＣＰＵ５が接続されたシステムバス６に接続されており、これにより、高速なデータ処理を実現する。 - 特許庁

In reading the memory cell 03, a bit line BL23 connected to a drain is connected to a voltage source Vd through a main bit line MBL[3] for application of a prescribed voltage, and a bit line BL24 connected to a source is connected to a sense amplifier 71 through a main bit line MBL[0].例文帳に追加

メモリセル０３の読み出しにおいて、ドレインに接続されたビット線ＢＬ２３はメインビット線ＭＢＬ［３］を介して電圧源Ｖｄに接続されて所定電圧が印加され、ソースに接続されたビット線ＢＬ２４はメインビット線ＭＢＬ［０］を介してセンスアンプ７１に接続される。 - 特許庁

The television receiver 100 comprises a microcomputer 6, a comparator 5 connected to the microcomputer 6, a detector 3 connected to the comparator 5, a microphone 1 connected to the detector 3 through a microphone amplifier 2, and a memory 4 connected to the comparator 5 for storing a specified set value N1.例文帳に追加

テレビ受信装置１００は、マイクロコンピュータ６と、マイクロコンピュータ６に接続された比較器５と、比較器５に接続された検出器３と、検出器３にマイクアンプ２を介して接続されたマイク１と、比較器５に接続され、所定の設定値Ｎ１を記憶する記憶装置４とを備える。 - 特許庁

The program circuit is provided with nonvolatile memory cells 122, 124 being writable, and a logic circuit connected to the nonvolatile memory cell and outputting a different signal depending on recording contents of the nonvolatile memory cell, and the fusing process of a fuse is unnecessary.例文帳に追加

プログラム回路は、書込み可能な不揮発性メモリセル１２２、１２４と、当該不揮発性メモリセルに接続され当該不揮発性メモリセルの記録内容によって異なる信号を出力する論理回路とを備えており、ヒューズの溶断工程が不要である。 - 特許庁

To solve problems that a simultaneous write access to a number of memory cells connected in parallel in a data line direction, i.e. multiplex selection, is inhibited as a memory function, and in a memory array of the above constitution, a write access time is long and test time cannot be shortened.例文帳に追加

データ線方向に並列に多数接続されたメモリセルへの同時書込みアクセス、すなわち、セル多重選択は、メモリ機能的に禁止であり、前記のような構成のメモリアレイでは、書込みアクセスが長く、テスト時間の短縮が図れない。 - 特許庁

The second memory circuit 1c is connected internally to the first memory circuit 1b, acquires duplicated data 1ca, 1cb, 1cc of the data 1ba, 1bb, 1bc stored in the first memory circuit 1b, and stores the acquired duplicated data 1ca, 1cb, 1cc.例文帳に追加

第２のメモリ回路１ｃは、第１のメモリ回路１ｂに対して内部接続されており、第１のメモリ回路１ｂに記憶されたデータ１ｂａ，１ｂｂ，１ｂｃ，・・・の複製データ１ｃａ，１ｃｂ，１ｃｃ，・・・を取得し、取得した複製データ１ｃａ，１ｃｂ，１ｃｃ，・・・を記憶する。 - 特許庁

Memory transistors MA which have floating gates and control gates, and N channel MOS transistors QA of which the gates are connected to the floating gates of the memory transistors and which turns on or off in accordance with the storage data of the memory transistors MA, are included in the semiconductor integrated circuit device.例文帳に追加

この半導体集積回路装置では、浮遊ゲートおよび制御ゲートを有するメモリトランジスタＭＡと、ゲートが浮遊ゲートに接続され、メモリトランジスタＭＡの記憶データに応じてオンまたはオフするＮチャネルＭＯＳトランジスタＱＡとを含む。 - 特許庁

When the connection of the USB memory and the setting of the flag can be confirmed, it is determined that the processor is restarted in a state where the USB memory is still connected after starting from the USB memory, and in this case, the processor checks a start device.例文帳に追加

また、ＵＳＢメモリの接続とフラグのセットとを確認できたときは、そのＵＳＢメモリからの起動後にＵＳＢメモリが接続されたままの状態で装置が再び起動されたものと判別でき、この場合は起動デバイスの確認を行う。 - 特許庁

In the semiconductor device, a plurality of memory cells each composed of a memory transistor having a floating gate electrode FG and a control transistor connected to the memory transistor in series are arranged in an array shape in X and Y directions on the main surface of a semiconductor substrate.例文帳に追加

フローティングゲート電極ＦＧを有するメモリトランジスタとこのメモリトランジスタに直列に接続された制御トランジスタとで構成されたメモリセルを、半導体基板の主面にＸ方向およびＹ方向にアレイ状に複数配列させる。 - 特許庁

The semiconductor memory has a memory array constituted of two or more piled-up middle memory column units MM constituted of a column unit M group consisting of two or more adjoining column units, and units of Y decoder means K connected to this column unit M group.例文帳に追加

半導体メモリ装置は、隣接する複数のコラム単位から成るコラム単位Ｍ群と、このコラム単位Ｍ群に接続するＹデコーダ手段Ｋの単位とで構成する中メモリコラム単位ＭＭが複数積み重なって構成するメモリアレイを有する。 - 特許庁

The flash memory system includes a plurality of control units which independently control a plurality of channel units each including at least two flash memory chips, wherein a control unit of each channel programs page data in connected flash memory chips by an interleave system.例文帳に追加

それぞれが少なくとも２個のフラッシュメモリチップを具備する複数個のチャンネル部を独立的に制御する複数個の制御部を備え、各チャンネル部の制御部は、連結されたフラッシュメモリチップにページデータをインターリーブ方式でプログラムするフラッシュメモリシステムである。 - 特許庁

The plurality of memory chips are connected in series, the read-out control circuit and the read-out controller in each of a plurality of memory chips are operated so that the E-fuse data can be sequentially read across the plurality of memory chips.例文帳に追加

前記複数のメモリチップは直列に連結され、前記複数のメモリチップ各々内の前記読み出し制御回路及び前記読み出し制御器は、前記複数のメモリチップを横切ってＥ−ヒューズデータを順次に読み出すことを可能とするように作用する。 - 特許庁

In a phase change memory cell MC, a write voltage is transmitted from a write voltage generation circuit 24 to a bit line BL to which a selection memory cell MC is connected, and then a word line WL is driven to a selection state to supply a write current to the memory cell.例文帳に追加

相変化メモリセル（ＭＣ）において、選択メモリセル（ＭＣ）が接続されるビット線（ＢＬ）に、書込電圧を書込電圧発生回路（２４）から伝達した後、ワード線（ＷＬ）を選択状態へ駆動し、書込電流をメモリセルに供給する。 - 特許庁

The first to N-th semiconductor chips have substantially the same configuration, and each includes an identification flag memory circuit including first to N-th memory units and a plurality of through electrodes connected to the identification flag memory circuit.例文帳に追加

第１乃至第Ｎの半導体チップは同一構成を有し、第１乃至第Ｎの半導体チップの各々は、第１乃至第Ｎの記憶部を有する識別フラグ記憶回路と、該識別フラグ記憶回路に接続される複数の貫通電極とを有する。 - 特許庁

After that, when the portable memory 203 is connected to a composite machine 202, the composite machine 202 sends for the data of the image file which is temporarily saved in the composite machine 201, relying on the information saved in the portable memory 203 and saves the data in the portable memory 203.例文帳に追加

そののちに複合機２０２に可搬メモリ２０３が接続されると、複合機２０２は、可搬メモリ２０３に保存されている情報を頼りに、複合機２０１に一時保存された画像ファイルのデータを取り寄せて可搬メモリ２０３に保存する。 - 特許庁

The associative memory device is provided with an SRAM memory cell comprised of two inverters in which input and output are connected each other, and associative memories S1 to S4 having a matching circuit for detecting matching between data stored in the SRAM memory cell and retrieved data.例文帳に追加

入力と出力とが相互に接続された２個のインバータからなるＳＲＡＭメモリセルと、該ＳＲＡＭメモリセルに記憶されたデータと検索データとの一致検出を行う一致検出回路とを有する連想メモリＳ１〜Ｓ４を備える。 - 特許庁

The CPU 11 reads and decodes an application program specified from a controller, of a plurality of application programs held in an encrypted state in the I/O connected nonvolatile memory 18, and loads it to an AP execution region of a bus-connected memory 17 and executes it.例文帳に追加

また、CPU１１は、I/O接続された不揮発性メモリ１８に暗号化された状態で保存されている複数のアプリケーションプログラムのうち、コントローラから指定されたものを読み出して復号し、バス接続されたメモリ１７のAP実行領域にロードして実行する。 - 特許庁

The control circuit charges the first wiring connected to a selected memory cell up to a first potential, and then sets the first wiring in a floating state, after that, the control circuit charges the other first wiring adjacent to the first wiring connected to the selected memory cell up to a second potential.例文帳に追加

制御回路は、選択されたメモリセルに接続された第１配線を第１の電位まで充電した後フローティング状態とし、その後、選択されたメモリセルに接続された第１配線に隣接する別の第１配線を第２の電位まで充電する。 - 特許庁

The selection circuit 5 is provided with a first switch for switching between connection and nonconnection of a first bit line pair connected to a memory cell column belonging to the block 7a of the array part 7 to a second bit line pair connected to a memory cell column belonging to a block 7b.例文帳に追加

そして、選択回路５において、アレイ部７のブロック７ａに属するメモリセル列に接続された第１のビット線対を、ブロック７ｂに属するメモリセル列に接続された第２のビット線対に接続するか否かを切り換える第１のスイッチを設ける。 - 特許庁

In the first block B1 of the ferrorlectric random access memory, a first switch transistor TC1 and a plurality of first memory cells MC1 to MC4 having ferroelectric capacitors and cell transistors connected in parallel are serially connected between first and second ends.例文帳に追加

強誘電体ランダムアクセスメモリの第１ブロックＢ１において、第１スイッチトランジスタＴＣ１と、並列接続された強誘電体キャパシタおよびセルトランジスタを有する複数の第１メモリセルＭＣ１−ＭＣ４と、が第１、第２端の間に直列接続される。 - 特許庁

The flash memory device comprises a plurality of columns connected to a plurality of memory cells respectively, a column selecting circuit responding to a column address and selecting a part out of a plurality of columns, and a plurality of sense amplifier groups connected to a column selected by this column selecting circuit.例文帳に追加

フラッシュメモリ装置は、それぞれが複数のメモリセルと連結された複数の列と、列アドレスに応答して複数の列のうち一部を選択する列選択回路と、この列選択回路により選択された列に連結された複数の感知増幅器グループとを含む。 - 特許庁

The semiconductor storage device further comprises a column control circuit C which is connected with one end of the bit line of the memory block 2 and drives selectively the bit lines BL, and a row control circuit R which is connected with one end of the word line of the memory block 2 and drives selectively the word lines WL.例文帳に追加

メモリブロック２のビット線ＢＬの一端が接続され、ビット線ＢＬを選択駆動するカラム系制御回路Ｃと、メモリブロック２のワード線ＷＬの一端が接続され、ワード線ＷＬを選択駆動するロウ系制御回路Ｒとを備える。 - 特許庁