「memory connected」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

Responding to the first refresh start signal, the first refresh operation is performed for a memory cell group connected to one side of the first word line out of the memory sub-array, responding to the second refresh start signal, the second refresh operation is performed for a memory cell group connected to the second word line being different from one side of the first word line.例文帳に追加

前記第１リフレッシュ起動信号に応答して、前記メモリサブアレイのうちの一方の第１ワード線に接続されたメモリセル群に１回目リフレッシュ動作が実行され、前記第２リフレッシュ起動信号に応答して、前記一方の前記第１ワード線とは異なる、第２ワード線に接続されたメモリセル群に２回目リフレッシュ動作が実行される。 - 特許庁

In a pellet heater 10, when a memory card 72 is mounted in a card slot 74 of a control device 38, and the control circuit 70 and the memory card 72 are electrically connected to each other, various kinds of preset values recorded in the memory card 72 are inputted to the control circuit 70.例文帳に追加

ペレットストーブ１０では、メモリカード７２が制御装置３８のカードスロット７４に装着され、制御回路７０とメモリカード７２とが電気的に接続されると、このメモリカード７２に記録された各種の設定値が制御回路７０に入力される。 - 特許庁

The nonvolatile memory equipped with a plurality of memory cells enabling electric writing and erasing, and a word line WL and a bit line connected to the plurality of memory cells includes a means for switching a voltage applied to an unselected word line WL according to an operation mode.例文帳に追加

電気的に書き込み及び消去可能な複数のメモリセルと、前記複数のメモリセルに接続されるワード線ＷＬ及びビット線とを備えた不揮発性メモリに、非選択のワード線ＷＬに印加される電圧を動作モードに応じて切り替える手段を設ける。 - 特許庁

Besides, another surface plate 6 is provided with a metallic junction terminal 7 for reading the index information recorded on the memory IC chip 3 or writing the index information onto the memory IC chip 3 while being connected with an IC memory card playback device.例文帳に追加

また、一方の表面板６にはＩＣメモリカード再生装置と接続してメモリＩＣチップ３に記録されているインデックス情報の読み出し、あるいはメモリＩＣチップ３へのインデックス情報の書き込みをするための金属製の接合端子７を備える。 - 特許庁

Two memory sub arrays MAB0 and MAB1 are provided adjacent to a write/read circuit, a pair of internal data lines IOP are connected to the write/read circuit via a pair of passage wirings FLP at the upper layer of the closer memory sub array for the farther memory sub array.例文帳に追加

書込／読出回路に隣接して２つのメモリサブアレイ（ＭＡＢ０，ＭＡＢ１）を設け、遠い方のメモリサブアレイに対して内部データ線対（ＩＯＰ）は、近い方のメモリサブアレイ上をそれより上層の通過配線対（ＦＬＰ）を介して書込／読出回路に接続する。 - 特許庁

It further comprises an image memory access controller 121, a memory module 122 at the controller side, a facsimile control unit 124, a system controller 131 connected to the image memory access controller 121, a RAM 132, a ROM 133 and an operation panel 134 through a parallel bus 120.例文帳に追加

さらに、パラレルバス１２０を介して、画像メモリー・アクセス制御部１２１、コントローラー側メモリー・モジュール１２２、ファクシミリ制御ユニット１２４、画像メモリー・アクセス制御部１２１に接続されるシステム・コントローラー１３１、ＲＡＭ１３２、ＲＯＭ１３３、操作パネル１３４を備える。 - 特許庁

A nonvolatile semiconductor memory device 10 includes a first region in which a memory cell transistor is disposed, a second region in which an electrode 21 for extracting a word line electrically connected to the memory cell transistor is disposed, and a third region in which peripheral transistors are disposed.例文帳に追加

不揮発性半導体記憶装置１０は、メモリセルトランジスタが配置される第１の領域と、メモリセルトランジスタに電気的に接続されたワード線を引き出す電極２１が配置される第２の領域と、周辺トランジスタが配置される第３の領域とを有する。 - 特許庁

The memory module includes: a module substrate 180; memory chips MC_101-MC_172 mounted on the module substrate 180; and data input/output lines DQL1-DQL72 which are individually connected to the memory chips MC_101-MC_172, and to which read data or write data are transmitted.例文帳に追加

モジュール基板１８０と、モジュール基板１８０に搭載されたメモリチップＭＣ_１０１〜ＭＣ_１７２と、メモリチップＭＣ_１０１〜ＭＣ_１７２にそれぞれ個別に接続され、リードデータ又はライトデータが伝送されるデータ入出力配線ＤＱＬ１〜ＤＱＬ７２とを備える。 - 特許庁

Dynamic control of a capacitance value of a capacitance-variable decoupling capacitor component 5 that is connected with a power feeding system on a memory LSI3 depending on the operation of the memory LSI3 allows the wide bandwidth and low impedance of the power feeding system on the memory LSI3 with fewer chip components.例文帳に追加

メモリＬＳＩ３の動作に応じて、メモリＬＳＩ３の給電系に接続された容量値可変のデカップリングコンデンサ部品５の容量値を動的に制御することにより、少ないチップ部品でメモリＬＳＩ３の給電系の広帯域低インピーダンス化を実現する。 - 特許庁

The memory apparatus 200 is provided with a plurality of word lines and the charge-cumulative memory cells and so constituted that, when states of the word lines are set to be active, information can be read from and written to the memory cells connected to the word lines.例文帳に追加

このメモリ装置２００は、複数のワードラインと、電荷を蓄積可能な複数のメモリセルと、を備えるとともに、ワードラインの状態が活性状態に設定されている場合に、当該ワードラインに接続された複数のメモリセルに情報を読み書き可能に構成される。 - 特許庁

A memory cell array comprises: a charge storage film formed on a channel region through a gate insulating film; and a plurality of memory strings being arranged and comprising memory cells that include control gates formed on the charge storage film through an inter-gate insulating film and are series-connected.例文帳に追加

メモリセルアレイは、チャネル領域上にゲート絶縁膜を介して形成された電荷蓄積膜と、その電荷蓄積膜上にゲート間絶縁膜を介して形成された制御ゲートとを備えたメモリセルを直列接続してなるメモリストリングを複数配列してなる。 - 特許庁

To provide an external semiconductor memory test device connected to a semiconductor memory test device which can increase the number of simultaneous test by double or more, and can test memories of the number of data bits or more, in a conventional semiconductor memory test device.例文帳に追加

従来の半導体メモリ試験装置において、同時試験個数を２倍以上にすることができ、また、試験可能なデータビット数以上のメモリの試験を可能にする半導体メモリ試験装置に接続する外付け半導体メモリ試験装置を提供する。 - 特許庁

This system is memory device connected to a data bus, the memory device is provided with an active terminal circuit terminal-controlling this memory device and a control circuit controlling electrically this active terminal circuit to an active state or an inactive state, in it.例文帳に追加

データバスに接続されるメモリデバイスであって、当該メモリデバイス内に、このメモリデバイスを終端制御するアクティブ終端回路と、このアクティブ終端回路を電気的に、アクティブ状態、或いは、インアクティブ状態に制御する制御回路とを備えたメモリデバイスが得られる。 - 特許庁

A regenerative memory 10 includes: an external device I/F 12 being connected with an external memory medium 16 for recording the contents; a recording device 20 for recording the content read from the external memory medium 16; and a processor 11 for regenerating or executing the recorded contents.例文帳に追加

記録再生装置１０は、コンテンツを記録した外部記録媒体１６を接続する外部デバイスＩ／Ｆ１２と、外部記録媒体１６から読み込んだコンテンツを記録する記録装置２０と、記録したコンテンツを再生又は実行する処理部１１とを有する。 - 特許庁

By supplying a predetermined current through the selection transistor 1 of a control target, and the element selection line 5 connected to the memory element 2 selected from the memory element group, writing and reading operations in the selected memory element 2 are controlled.例文帳に追加

制御対象の選択トランジスタ１を介して、メモリ素子群の中から選択されたメモリ素子２に接続された素子選択線５を経由して所定の電流を供給することにより、選択されたメモリ素子２に対する書込み動作と読出し動作を制御する。 - 特許庁

A semiconductor memory device has a memory array that is structured by stacking a plurality of middle memory column units MM, each of which is composed of a unit of a column unit M group that is composed of a plurality of adjacent column units and a Y decoder means K that is connected to the column unit M group.例文帳に追加

半導体メモリ装置は、隣接する複数のコラム単位から成るコラム単位Ｍ群と、このコラム単位Ｍ群に接続するＹデコーダ手段Ｋの単位とで構成する中メモリコラム単位ＭＭが複数積み重なって構成するメモリアレイを有する。 - 特許庁

A large capacity memory storage peripheral computer device is connected to the file directory peripheral bus, and the large capacity memory storage peripheral computer device performs access to the file directory for confirming the position of the data of the large capacity memory storage peripheral computer device.例文帳に追加

大容量メモリ記憶周辺コンピュータ装置は、前記ファイルディレクトリ周辺バスに接続され、前記大容量メモリ記憶周辺コンピュータ装置は、前記大容量メモリ記憶周辺コンピュータ装置のデータの位置を確認するために前記ファイルディレクトリをアクセスする。 - 特許庁

The system microcomputer 90 detects the error, and when the memory card interface 10 is connected with the memory card 200 (S201; YES, S202; YES), the detailed information of the error is read (S203) from the memory card 200 and a display section 80 or a speaker 35 reports it (S206).例文帳に追加

システムマイコン９０は、エラーを検出し、且つ、メモリカードインタフェース１０がメモリカード２００と接続した場合に（Ｓ２０１；ＹＥＳ、Ｓ２０２；ＹＥＳ）、メモリカード２００からエラーの詳細情報を読み込んで（Ｓ２０３）、表示部８０又はスピーカ３５に通知させる（Ｓ２０６）。 - 特許庁

The nonvolatile semiconductor memory device is provided with a plurality of memory cells arranged in a matrix state, a plurality of bit lines extended in the row direction, a plurality of word lines and a plurality of reset signal lines extended in the column direction, and a cell plate line connected to the plurality of memory cells.例文帳に追加

不揮発性半導体記憶装置は、行列状に配置された複数のメモリセルと、行方向に延びる複数のビット線と、列方向に延びる複数のワード線及び複数のリセット信号線と、複数のメモリセルと接続されたセルプレート線とを備えている。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

An enabling signal generation part 66 inputs the memory card control signal to a memory card 14 connected to the slot 20 corresponding to the buffer 68A, when an enabling signal to allow the access to the memory card 14 is input to a buffer 68A corresponding to one of the slots 20 in which connection of the memory card 14 is detected by a memory card detection unit 52.例文帳に追加

そして、許可信号生成部６６が、メモリカード検出部５２によってメモリカード１４が接続されたことが検出された何れか１つのスロット２０に対応したバッファ６８Ａへメモリカード１４へのアクセスを許可する許可信号が入力された場合に、当該バッファ６８Ａに対応するスロット２０に接続されたメモリカード１４にメモリカード制御信号を入力する。 - 特許庁

In memory circuitry, to ensure that a memory device, such as a DDR3 RDIMM, safely operates in the self-refresh mode while the memory controller is powered down and off, the memory device's clock enable (CKE) input is connected to both (i) a CKE signal applied by the memory controller and (ii) a termination voltage provided by the power module.例文帳に追加

メモリ回路において、メモリ・コントローラがパワーダウンおよびパワーオフされている間、ＤＤＲ３ ＲＤＩＭＭなどのメモリ・デバイスがセルフリフレッシュ・モードで安全に動作することを保証するために、メモリ・デバイスのクロック・イネーブル（ＣＫＥ）入力が、（ｉ）メモリ・コントローラによって印加されたＣＫＥ信号と、（ｉｉ）パワー・モジュールによって供給された終端電圧の両方に接続される。 - 特許庁

A byte memory cell which constitutes a memory cell array is a semiconductor memory device, which forms a 1-byte memory transistor, arranged long in one direction and of which each junction region and channel region are formed in an active region, and a byte-selecting transistor which is formed in the active region and of which each junction region is directly connected to each junction region of the 1-byte memory transistor.例文帳に追加

メモリセルアレイを構成するバイトメモリセルは、一方向に長く配列されて活性領域にそれぞれの接合領域及びチャンネル領域が形成されている１バイトメモリトランジスタと、活性領域に形成されており、接合領域が１バイトメモリトランジスタにそれぞれの接合領域と直接連結されているバイト選択トランジスタとを含む半導体メモリ装置である。 - 特許庁

The color conversion memory module 19 comprises semiconductor memories 3, including a local memory 23 on a board 5 and a color conversion module 4 which includes a control circuit 20 and also one color conversion circuit 25 or more, is connected to a memory interface 26 by a connector 2 and the local memory 23 and the control circuit 20 selectively apply color conversion to data written in or read out from the semiconductor memory 3.例文帳に追加

色変換メモリモジュール１９は基板５上にローカルメモリ２３を含む半導体メモリ３と、制御回路２０を含み一つあるいはそれ以上の色変換回路２５を含む色変換モジュール４からなり、コネクタ２によってメモリインタフェース２６と接続し、半導体メモリ３へ書き込むデータあるいは読み出すデータを、ローカルメモリ２３と制御回路２０によって選択的に色変換する。 - 特許庁

In an apparatus consisting of a memory 6 capable of electrically performing write and erase of data and a microprocessor 2 capable of writing the data in the memory 6, debugging is performed at a state that access is directly made from the debugger 8 with the built-in emulation memory to the memory 6 by automatically recognizing connection of the debugger 8 and changing a mapping area of the memory 6 when the debugger 8 is connected.例文帳に追加

データの書き込みや消去を電気的に行えるメモリ６と、このメモリ６にデータを書き込むことができるマイクロプロセッサ２からなる装置において、エミュレーションメモリを内蔵したデバッガ８を接続する際に、デバッガ８の接続を自動認識して前記メモリ６のマッピングエリアを変更することによってデバッガ８から直接前記メモリ６に対してアクセスできる状態でデバッグを行う。 - 特許庁

A memory array for storing data, a data pad for supplying data taken out from the memory array by a read operation as an output of the memory device, parallel read data paths each connected between the memory array and the data pad, and a mode selector for selecting one of the parallel read data paths so as to supply the data taken out from the memory array to the data pad, are provided.例文帳に追加

データを記憶するメモリアレイと、読み出し操作においてメモリアレイから取り出されたデータを、メモリ装置の出力として供給するデータパッドと、メモリアレイとデータパッドとの間にそれぞれ接続された並列読み出しデータ経路と、メモリアレイから取り出されたデータをデータパッドへ供給するために、並列読み出しデータ経路のひとつを選択するモードセレクターとを備えている。 - 特許庁

To prevent propagation of a soft error between adjoining column groups in a static random access memory comprising a semiconductor substrate on which a first conductivity type common well is formed, and a memory cell array consisting of memory cells arranged in matrix in the common well on the semiconductor substrate, so that a group of memory cells connected with a common bit line while being arranged in the column direction forms a memory cell column.例文帳に追加

第１の導電型の共通ウェルが形成された半導体基板と、前記半導体基板上の前記共通ウェルに行列状に配列されたメモリセルよりなり、列方向に整列して共通のビット線に接続される一群のメモリセルがメモリセルカラムを形成するメモリセルアレイからなるスタティックランダムアクセスメモリにおいて、隣接カラム群間のソフトエラーの伝搬を抑制する。 - 特許庁

Memories 104 are connected to specific places of a bus line 101 connected to a memory controller 101 via a switch 103, through which the operations of the memories 104 are controlled.例文帳に追加

メモリコントローラ１０１に接続するバスライン１０６の所定の箇所に複数のメモリ１０４がスイッチ１０３を介して接続し、スイッチ１０３により複数のメモリ１０４の動作が制御されるメモリシステム。 - 特許庁

An external connection terminal 106 and a microprocessor 102 are connected through a processor protection circuit 107 and an external connection terminal 106, and DRAMs 103, 104 are connected through a memory protective circuit 110.例文帳に追加

プロセッサ保護回路１０７を介して外部接続端子１０６とマイクロプロセッサ１０２とを接続し、メモリ保護回路１１０を介して外部接続端子１０６とＤＲＡＭ１０３，１０４とを接続する。 - 特許庁

A drain of each memory cell Ma0-Ma3 is connected to a first selection gate TS1 through a sub-bit line SBL0, a drain of the dummy cell DMa0 also is connected to the first selection gate TS1.例文帳に追加

各メモリセルＭａ０〜Ｍａ３のドレインは副ビット線ＳＢＬ０を介して第１の選択ゲートＴＳ１と接続され、ダミーセルＤＭａ０のドレインも第１の選択ゲートＴＳ１と接続されている。 - 特許庁

Also, one of the source/drain of the NMOS transistor Q7 is connected to a memory node ND1, and the other is connected to respective gates of the NMOS transistor Q4 and the PMOS transistor Q5.例文帳に追加

また、ＮＭＯＳトランジスタＱ７のソース・ドレインの一方は記憶ノードＮＤ１に接続されており、他方はＮＭＯＳトランジスタＱ４及びＰＭＯＳトランジスタＱ５の各ゲートに接続されている。 - 特許庁

Address-system bonding pads corresponding to the plurality of memory chips are connected in common to a bonding lead at the other end of a module substrate wiring line having one end connected to an address-system bonding pad of the data processor by a wire.例文帳に追加

データプロセッサのアドレス系ボンディングパッドにワイヤで一端が接続するモジュール基板配線の他端のボンディングリードには、複数のメモリチップの対応するアドレス系ボンディングパッドがワイヤで共通接続される。 - 特許庁

Code information is transmitted to the external unit when the external unit is connected and stored in the memory arranged in the portable terminal unless the external unit is connected.例文帳に追加

外部機器が接続されている時は外部機器に対して前記コード情報の送信を行い、外部機器に接続されていない時は携帯端末内部に設けられたメモリ部にコード情報を蓄積する。 - 特許庁

The semiconductor memory includes a first pad, a second pad arranged adjacently to the first pad, a first output buffer connected to the first pad, and a second output buffer connected to the second pad.例文帳に追加

半導体メモリは、第１パッドと、第１パッドに隣接して配置される第２パッドと、第１パッドに接続される第１出力バッファと、第２パッドに接続される第２出力バッファとを有している。 - 特許庁

A speaker 6 and a lamp distribution substrate 7 are connected to the presentation control board 2 and a special pattern memory display board 8, an ordinary pattern display board 9 and various LED boards are connected to the lamp distribution board 7.例文帳に追加

そして、演出制御基板２にスピーカ６とランプ分配基板７を接続し、ランプ分配基板７に特別図柄記憶表示基板８、普通図柄表示基板９、各種ＬＥＤ基板を接続する。 - 特許庁

An image data decoding section 4 connected to an image memory 3 storing received data has a run length restoring section 6 and an image expansion section 7, and a space detection/storage section 8 is connected to the run length restoring section 6.例文帳に追加

受信したデータを蓄積する画メモリ３に接続された画データ復元化部４はランレングス復元部６と画像展開部７を有し、ランレングス復元部６に余白検出／記憶部８を接続する。 - 特許庁

The first structure 3 is connected to a holder 7, and the second support structure 4 is removable connected to the holder 7 via at least one of the shape memory alloy members 1 and 2.例文帳に追加

更に、第１支持構造体３はホルダ７に連結されており、第２支持構造体４は少なくとも１個の形状記憶合金製部材１、２を介してホルダ７に脱連結可能に連結されている。 - 特許庁

For a plurality of 2nd memory cells, the gates of 4th and 5th transistors are connected to one of a plurality of 2nd word lines and the drain of a 6th transistor is connected to the source/drain route of the 5th transistor.例文帳に追加

複数の第２メモリセルは、第４と第５トランジスタのゲートが複数の第２ワード線の一つと接続され、第６トランジスタのドレインが前記第５トランジスタのソース・ドレイン経路と接続される。 - 特許庁

A controller 3 includes one input and output part (flash control part) 31 connected to a nonvolatile memory unit 2, and the other input and output part 32 connected to a host device 4 through a host interface.例文帳に追加

コントローラ３は、一方の入出力部（フラッシュ制御部）３１が不揮発性メモリユニット２に接続され、他方の入出力部３２がホストインタフェースを介してホスト装置４に接続されている。 - 特許庁

For a plurality of 1st memory cells, the gates of 1st and 2nd transistors are connected to one of a plurality of 1st word lines and the drain of a 3rd transistor is connected to the source/drain route of the 2nd transistor.例文帳に追加

複数の第１メモリセルは、第１と第２トランジスタのゲートが複数の第１ワード線の一つと接続され、第３トランジスタのドレインが前記第２トランジスタのソース・ドレイン経路と接続される。 - 特許庁

The IC card provided with a memory function comprises an external wired interface, besides a non-contact interface connected to a card read/write unit, and is built in a portable terminal connected through the external wired interface.例文帳に追加

メモリ機能を備えたＩＣカードは、カード読み書き装置と接続する非接触インターフェース以外に外部有線インターフェースを備え、外部有線インターフェース経由で接続される携帯端末に組み込まれる。 - 特許庁

As a result, on each bit line BL, the accumulation charge of the capacitor C of a plurality of memory cells ML connected to the plurality of word lines WL regarding at least two activated data is connected each.例文帳に追加

これにより、各ビット線ＢＬ上で、それぞれ、活性化された２つ以上のデータに係る複数のワード線ＷＬに接続された複数のメモリセルＭＬのキャパシタＣの蓄積電荷が結合される。 - 特許庁

To improver performance of data transfer in a data transfer unit carrying out data transfer between an external apparatus connected via a bus of IEEE1394 or the like, and a work memory connected to a CPU bus.例文帳に追加

ＩＥＥＥ１３９４などのバスを介して接続された外部機器とＣＰＵバスに接続されたワークメモリとの間のデータ伝送を行うデータ伝送装置について、データ伝送のパフォーマンスを向上する。 - 特許庁

A communication control part 25 reads information regarding the connected cellular telephone from the memory made to be accessible by the memory selection signal among the memories 31-1 to 31-4 and performs conversion processing of data between the connected cellular telephone and a personal computer.例文帳に追加

通信制御部２５は、メモリ３１−１乃至３１−４のうち、メモリ選択信号によりアクセス可能になっているものから、接続されている携帯電話機に関する情報を読み出し、接続されている携帯電話機とパーソナルコンピュータとの間のデータの変換処理を行う。 - 特許庁

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR.例文帳に追加

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。 - 特許庁