「memory connected」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

In a multiprocessor system 1, multiple processors 11, a memory 12 and an application state register 26 are connected to a single system bus 13.例文帳に追加

マルチプロセッサ装置１において、複数のプロセッサ１１とメモリ１２と付与状態レジスタ２６とが、単一本のシステムバス１３に接続されている。 - 特許庁

In the NAND cell unit, the non-volatile memory cells share a source region and a drain region, and are connected in series.例文帳に追加

ＮＡＮＤセルユニットは、不揮発性メモリセルの互いのソース領域及びドレイン領域を共有し、不揮発性メモリセルが直列接続されている。 - 特許庁

The word line 3 is connected to the first gate electrode of the memory cell transistor and extended to the semiconductor substrate 14 of a word line drawing region.例文帳に追加

ワード線３は、メモリセルトランジスタの第１ゲート電極に接続され、ワード線引き出し領域の半導体基板１４上に延伸している。 - 特許庁

Users are resident at workstations that are connected in a peer-to-peer arrangement and a model is resident in memory at each workstation in a collaborative design session.例文帳に追加

ユーザは、ピアツーピア配置で接続されたワークステーションに常駐し、協調設計セッションで、モデルが各ワークステーションのメモリに常駐する。 - 特許庁

A NOR-type flash memory 204 which is mounted on a substrate of electronic equipment is connected to an external device via a connector which is not illustrated.例文帳に追加

電子機器の基板に実装されたＮＯＲ型フラッシュメモリ２０４は、図示しないコネクタを介して外部装置と接続されるようになっている。 - 特許庁

Parameter values set in a shower mode are stored in an M1 area of a memory 45 connected to a computer 44.例文帳に追加

コンピュータ４４に接続されたメモリー４５内のＭ１領域には、シャワーモードの際に設定すべきパラメータの値が記憶されるように構成されている。 - 特許庁

In one block, a control gate line CGL is disposed and memory cells are connected to this line CGL to form a page.例文帳に追加

１ブロックには、１本のコントロールゲート線ＣＧＬが配置され、１本のコントロールゲート線ＣＧＬに接続されるメモリセルにより１ページが構成される。 - 特許庁

Besides, one bit line BL to be connected to two NAND type memory cell units ND1 and ND2 is formed through a layer insulating film 30.例文帳に追加

また、２個のＮＡＮＤ型メモリセルユニットＮＤ１、ＮＤ２に接続する１本のビット線ＢＬを、層間絶縁膜３０を介して形成する。 - 特許庁

The adjacent memory modules 40, 50, 60 and 70 are mutually and electrically connected through the connector pins 42, 51, 62 and 71.例文帳に追加

隣接するメモリモジュール４０と５０、および６０と７０は、前記コネクタピン４２と５１、および６２と７１に介して相互に電気的に接続される。 - 特許庁

Then, a main body side contact 25 configured to contact each memory chip 23 and a wiring connected to the contact are disposed on the translation member 17.例文帳に追加

そして、直動部材１７には、各メモリチップ２３と接触される本体側接点２５およびこれに接続された配線が配設されている。 - 特許庁

In a first isolation transistor 1, a first node SN1 to be connected to the first memory cell is made to be one end and another end is set to a second node SN0.例文帳に追加

第１分離トランジスタ１は、第１メモリセルに接続される第１ノードＳＮ１を一端とし且つ他端を第２ノードＳＮ０とする。 - 特許庁

The local ports 212 to 215 are commonly connected with a broadcast memory 201 and a message from one communication node is broadcast to the other communication node.例文帳に追加

ローカルポート２１２〜２１５は共通にブロードキャストメモリ２０１に接続され、１の通信ノードからのメッセージが他の通信ノードにブロードキャストされる。 - 特許庁

The content encryption key for encrypting the content is generated on the basis of an installer read from a USB memory 4 connected to a USB terminal 13.例文帳に追加

コンテンツを暗号化するためのコンテンツ暗号鍵は、USB端子１３に接続されたUSBメモリ４から読み出したインストーラに基づいて生成される。 - 特許庁

A loop coil antenna 2 and an IC tip module 3 connected to the loop coil antenna 2 and having at least a memory are provided on one surface of a sheet material 1.例文帳に追加

シート材料１の片面に、ループコイルアンテナ２と、ループコイルアンテナに接続され、少なくともメモリを有するＩＣチップモジュール３とが設けらる。 - 特許庁

When a current is made to flow in an electrode connected to the wire 104 made of a shape memory alloy, the length of the wire 104 is shortened.例文帳に追加

形状記憶合金で構成されるワイヤ１０４に接続されている電極に電流が流されると、ワイヤ１０４の長さが短くなる。 - 特許庁

The current voltage conversion circuit 20 is constituted so as to include a variable load resistor which is connected to the memory cell MC through a bit line BLj.例文帳に追加

電流電圧変換回路２０はメモリセルＭＣにビット線ＢＬｊを介して接続された可変負荷抵抗を含んで構成される。 - 特許庁

A relay input part 3a, a relay output part 3b, an comparator circuit 6, and a memory 7 are connected to the newly installed electric article 2 during renewal work.例文帳に追加

更新作業中に新設電気品２には、中継入力部３ａ，中継出力部３ｂ，比較回路６，記憶部７を接続する。 - 特許庁

A plurality of amplifier circuits connected to a common power line corresponding to each row memory block group receive first decoding signals different from one another.例文帳に追加

各ロウメモリブロック群に対応し、共通の電源線に接続された複数の増幅回路ブロックは、互いに異なる第１デコード信号を受ける。 - 特許庁

A digital multi-function machine includes a multi-function machine unit 10 and a memory module 20 detachably connected to the multi-function machine unit.例文帳に追加

デジタル複合機は複数の機能を有する複合機ユニット１０と、複合機ユニット１０に離脱自在に接続されるメモリモジュール２０とを備える。 - 特許庁

Since a data strobe signal can handle two data blocks as one data block, one data strobe signal is bifurcated and connected on a memory control substrate.例文帳に追加

データストローブ信号は、２のデータブロックを１のデータブロックとして扱えるため、１のデータストローブ信号をメモリ制御基板上で分岐して接続する。 - 特許庁

The memory 14 is connected to the first bus 7 and the second bus 12, and receives an access from the processor 2 via the first bus 7 or the second bus 12.例文帳に追加

メモリ１４は、第１バス７及び第２バス１２に接続され、第１バス７又は第２バス１２を介してプロセッサ２からアクセスを受ける。 - 特許庁

To provide a method for executing a software breakpoint in a processor system having at least one processor connected with a main memory.例文帳に追加

メイン・メモリに接続された少なくとも１つのプロセッサを有するプロセッサ・システムにおけるソフトウェア・ブレークポイントを実行する方法を提供する。 - 特許庁

The mobile DDR 310 and the DDR2 (320) are connected to the physical layer (PHY) block 220 of a memory controller 200 without signal termination.例文帳に追加

メモリコントローラ２００の物理層（ＰＨＹ）ブロック２２０にはモバイルＤＤＲ３１０およびＤＤＲ２（３２０）が信号終端せずに接続される。 - 特許庁

A housing 140 is provided with contacts 102 contacting electrodes 201 of a memory card 200 and a ground terminal 163 connected to a ground of a base plate.例文帳に追加

ハウジング１４０は、メモリカード２００の電極２０１と接触するコンタクト１０２、基板のグランドに接続されるグランド端子１６３を備える。 - 特許庁

The other end sides of the sub-bit lines SBL of adjacent memory cell blocks MC are connected mutually through a sub-bit line coupling transistor QS.例文帳に追加

隣り合うメモリセルブロックＭＣのサブビット線ＳＢＬの他端側同士はサブビット線結合トランジスタＱＳを介して互いに接続されている。 - 特許庁

The memory control device is provided with a delay circuit 601 connected to a circuit 600 masking the clock and an output of its mask circuit.例文帳に追加

上記メモリ制御装置は、前記クロックをマスクする回路６００とそのマスク回路の出力に接続される遅延回路６０１を備えている。 - 特許庁

A memory cell MC included in a magnetic storage apparatus has a MTJ element MTJ, and one end is connected selectively and electrically to a ground potential line.例文帳に追加

磁気記憶装置が有するメモリセルＭＣは、ＭＴＪ素子ＭＴＪを有し、一端を接地電位線と選択的に電気的に接続される。 - 特許庁

After that, when the pre-charge control signal PIO is started, potentials of the input and output lines are drawn by a potential of a bit line connected with a memory cell.例文帳に追加

その後、プリチャージ制御信号ＰＩＯが立ち下がると、入出力線の電位はメモリセルに接続されたビット線の電位に引きずられる。 - 特許庁

The current detection device 2 can be connected to a motor 91, and has GND wiring 23, the current detection part 24 and a memory 25.例文帳に追加

電流検出装置２は、モータ９１に接続可能なものであって、ＧＮＤ配線２３、電流検出部２４及びメモリ２５を有する。 - 特許庁

A potential of an input terminal of the memory circuit connected to a pixel switching element can be fixed to be higher than a prescribed potential by using a resistance element.例文帳に追加

画素スイッチング素子と接続されたメモリ回路の入力端子の電位を抵抗素子によって所定電位以上に固定することができる。 - 特許庁

To the microcomputer 40, a setting switch 30, a receiving circuit 42, a display unit 28, a relay 44, a RAM 46, and a nonvolatile memory 48 are connected.例文帳に追加

マイコン４０には、設定スイッチ３０、受信回路４２、表示器２８、リレー４４、ＲＡＭ４６および不揮発性メモリ４８が接続される。 - 特許庁

The signal cable 3 is connected with the gate of the drive transistor 6 via the first and second switch, the memory step 7 is connected between the gate of the drive transistor 6 and the grounding terminal 2, and the first switch is connected between the drain and the gate of the drive transistor 6.例文帳に追加

信号線３は第一及び第二のスイッチを介して駆動トランジスタ６のゲートに接続され、記憶段７は駆動トランジスタ６のゲートと接地端子２との間に接続され、第一のスイッチは駆動トランジスタ６のドレインとゲートとの間に接続されている。 - 特許庁

The page buffer includes a sense node selectively connected to the bit line of the memory cell array, a first main latch selectively connected to the sense node, a main latch circuit including a second main latch, and a latch input node selectively connected to the first and second main latches.例文帳に追加

ページバッファはメモリセルアレイのビットラインに選択的に連結される感知ノードと、感知ノードに選択的に連結される第１メインラッチと、第２メインラッチを含むメインラッチ回路と、第１及び第２メインラッチノードに選択的に連結されるラッチ入力ノードを含む。 - 特許庁

Also, a plurality of memory cells are connected to bit lines, the bit lines are connected to the second level shifter at a second connection point, while coupled to parallel sense amplifiers, write-in buffers, and first and second diodes, and connected to data input/output pins through these.例文帳に追加

また、複数のメモリセルをビットラインに接続し、該ビットラインは第２接続ポイントにおいて第２レベルシフターに接続するとともに、並列するセンサー増幅器と、書き込みバッファと、及び第１、第２ダイオードにカップリングし、これらを介してさらにデータ出入力ピンに接続する。 - 特許庁

A CPU watches the state of a DTI memory and investigates whether '110' is connected or not (S3) and when a DTI and the ODI are connected to '110' (YES in S3), the trunk number and route number of the DTI connected to '110' are confirmed (S4).例文帳に追加

ＣＰＵはＤＴＩメモリーの状態をみて、１１０番接続を行っていたかどうかを調べ（Ｓ３）、ＤＴＩとＯＤＴとが１１０番接続されていたならば（Ｓ３がＹＥＳ）、１１０番接続していたＤＴＩのトランク番号とルート番号を確認する（Ｓ４）。 - 特許庁

A computer 25 is connected with the A/D converter 24, and is provided with a memory means 26 storing capacity control characteristics, a memory means 27 for outputting the results of measurements and diagnoses to the outside, and with an operating means 28.例文帳に追加

コンピュータ２５は、Ａ／Ｄ変換器２４に接続され、容量制御特性を記憶する記憶手段２６と、測定、診断結果を外部に出力するための記憶手段２７と、演算手段２８を備えている。 - 特許庁

A bit line BLDn comprises an extension part 17 extending in the column direction along the memory cells 10, and the contact plug 14 connected to the access transistor of each memory cell (not shown in the Fig.) formed in the Si substrate 15.例文帳に追加

ビット線ＢＬＤｎは、メモリセル群１０に沿って列方向に延びる延伸部１７と、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

The data-system bonding pads that the memory chips connected by data-system wiring lines correspond to are so arrayed that the memory chips are alternately different from an array of the plurality of data-system bonding pads of the data processor chip.例文帳に追加

データプロセッサチップの複数のデータ系ボンディングパッドの配列に対してデータ系配線で接続されるメモリチップの対応するデータ系ボンディングパッドの配列は順次メモリチップが交互に相違する配列とされる。 - 特許庁

Concretely, the threshold value becoming a standard for discriminating the start and finish points of a Cell Mat is calculated based on an Area where only a Memory Cell is present and the start and finish points are subsequently searched by adapting the threshold value and connected respectively to for a Cell Area.例文帳に追加

具体的にはCell Matの始点と終点を区別するための基準になる閾値をMemory CellだけあるArea で計算した後、その閾値を適用して始点と終点を探してそのそれぞれを繋げてCell Area を作成した。 - 特許庁

This device includes a plurality of memory cells connected to bit lines and a sense amplifier which includes an initial charge circuit performing the initial charging of bit lines, detects a current value flowing in the bit line and determines read data from each memory cell.例文帳に追加

ビット線につながる複数のメモリセルと、ビット線を初期充電する初期充電回路を含み、ビット線に流れる電流値を検出して各メモリセルからの読み出しデータを判定するセンスアンプとを備える。 - 特許庁

Second lines (DBL), which come from the same film as that of the first lines along the first axis, are located only in the first region and are connected with the first ends of the memory cells so as to be separated between the respective adjacent memory cells.例文帳に追加

第２配線（DBL）は、第１軸に沿い、第１配線と同じ膜に由来し、第１領域内のみに位置し、複数のメモリセルの第１端と接続され、隣接するメモリセル同士の間で分断されている。 - 特許庁

The repeater 1, connected to the telephone line and a LAN 2, has a memory 13, and the memory 13 stores a table denoting one-to-one correspondence between a MAC address of the PC 3 and a password of the mobile phone.例文帳に追加

電話回線とＬＡＮ２に接続された本発明の中継器１はメモリ１３を有し、メモリ１３はＰＣ３のＭＡＣアドレスと携帯電話番号と暗証番号との１対１の対応を示すテーブルを記憶する。 - 特許庁

Plural pairs of data lines DQ, bDQ performing data transfer between a memory cell selected on a memory cell array 10 and them are arranged, and a data buffer 19 is connected to respective one end of the pairs of data line DQ, bDQ.例文帳に追加

メモリセルアレイ１０上に選択されたメモリセルとの間でデータ転送を行う複数のデータ線対ＤＱ，ｂＤＱが配設され、データ線対ＤＱ，ｂＤＱの一端にデータバッファ１９が接続される。 - 特許庁

In an electronic device 1, the energy saving effect can be improved since the dual port memory 4 can be operated in the energy saving mode when 2 units are connected to the dual port memory and are working in the energy saving mode.例文帳に追加

デュアルポートメモリに接続され２つのユニットが省電力モードで動作しているときにデュアルポートメモリ４を省電力モードで作動することができるので、電子装置１の省電力効果を向上することができる。 - 特許庁

This control method of the assemblies includes an actuator 40 related to an assembly component 20, an additional control unit 42 having a first non-volatile memory section 44 and connected to the control unit 30, and a second non-volatile memory section 46.例文帳に追加

アセンブリコンポーネント２０に関連するアクチュエータ４０と、第１の不揮発性メモリセクション４４を有し、かつコントロールユニット３０に接続された追加的なコントロールユニット４２を含み、第２の不揮発性メモリセクション４６を含む。 - 特許庁