「memory connected」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

An instruction supply system includes a mobile memory device storing instructions and an electrical device comprising a display for displaying the instructions when the mobile memory device is connected to the electrical device.例文帳に追加

使用説明書を格納する移動式メモリ機器と、前記移動式メモリ機器が連結されるとき、前記使用説明書を表示するディスプレイ部を備えた電気機器とを含んで使用説明書提供システムを構成する。 - 特許庁

By this, a memory cell array area and a predetermined pad can be connected within a shorter distance by using a wiring formed in an upper layer that has lower electrical resistance, and power potential can be stably supplied to the memory cell array area.例文帳に追加

これにより、上層の低抵抗配線を用いてメモリセルアレイ領域と所定のパッドとを短距離で接続できるため、メモリセルアレイ領域に電源電位を安定的に供給することが可能となる。 - 特許庁

When the USB memory device 10 is connected to the apparatus 12, the USB memory device 10 including software 16 stored on it automatically starts the apparatus 12, and the operating system 14 in the started apparatus 12 is automatically recovered.例文帳に追加

ＵＳＢメモリデバイス１０はその上に記憶されたソフトウェア１６を含んでおり、機器１２に接続されると機器１２を自動的に起動し、起動した機器１２のオペレーティングシステム１４が自動的に回復されるようにする。 - 特許庁

The light board 12 ordinarily comprises a plurality of memory cells 56 connected with these displaying cells 58, and a plurality of first receivers 52 arranged on the displaying face with the displaying cells 58 and the memory cells 56.例文帳に追加

ライトボード１２はまた、通常、それらの表示セル５８と結合された複数のメモリ・セル５６と、表示セル５８およびメモリ・セル５６とともに表示面上に配列された複数の第１のレシーバ５２とを含む。 - 特許庁

The sense amplifier 9 reads data from the memory cell based on the voltage of the bit line BL connected to the memory cell 11 to receive a precharge voltage during the reading operation and a reference voltage in response to the control signal.例文帳に追加

センスアンプ９は、制御信号に応答して、メモリセル１１に接続され読み出し動作に際してプリチャージ電圧を印加されたビット線ＢＬの電圧と参照電圧とに基づいて、メモリセルのデータを読み出す。 - 特許庁

When the external memory means 8 is connected with the navigation assisting system, the user is authenticated by transmitting the user ID and pass word recorded on the external memory means 8 automatically to the external information supply means.例文帳に追加

外部記憶手段８が航法支援装置に接続されている場合、外部記憶手段８に記録されたユーザＩＤ、パスワードを自動的に外部の情報提供手段に送信することでユーザ認証を行う。 - 特許庁

In this way, the codec 4 connected with a memory mapped I/O can output or fetch data by the reading signal CIOR or the writing signal CIOW without being address specified in a memory space.例文帳に追加

これによって、メモリマップトＩ／Ｏで接続されているコーデック４は、メモリ空間でアドレス指定されることなく、読出信号ＣＩＯＲまたは書込信号ＣＩＯＷでデータの出力または取り込みを行うことができる。 - 特許庁

To provide a USB port for a USB flash memory easy in installation/uninstallation, having beautiful appearance without projection of its outer shape in a state that the USB flash memory is connected to the USB port provided in a car audio system or the like.例文帳に追加

カーオーディオ等に設けられたＵＳＢポートにＵＳＢフラッシュメモリを接続した状態で、その外形が突出することなく、着脱が容易で、見た目も美しくなるＵＳＢフラッシュメモリ用ＵＳＢポートを提供する。 - 特許庁

When a memory card 12 is connected with the card interface 14 of an image printer 10, a processor/controller 16 sequentially reads out images being stored in the memory card 12 and displays a list of these thumb nail images on a monitor screen.例文帳に追加

メモリカード１２を画像印刷装置１０のカードインターフェース１４に接続すると、処理／制御装置１６は、メモリカード１２に記憶される画像を順次、読取り、それらのサムネイル画像をモニタ画面上に一覧表示する。 - 特許庁

An external semiconductor memory test device 5 provided with data holding circuits F/F11-14 and switching circuits MUX21-24 is connected to a semiconductor memory test device 6, and devices MUT1-MUT4 to be tested are tested.例文帳に追加

半導体メモリ試験装置６にデータ保持回路（Ｆ／Ｆ１１〜１４）と切換回路（ＭＵＸ２１〜２４）とを備えた外付け半導体メモリ試験装置５を接続して、被試験デバイス（ＭＵＴ１〜４）の試験を行う。 - 特許庁

Then the transistor M48 for memory is controlled to ON by a word line WL16, other transistors M49-M63 for memory connected to a sub-bit line SBL 4 are controlled to OFF by word lines WL17-WL31.例文帳に追加

そして、ワード線ＷＬ１６によりメモリ用トランジスタＭ４８をオンに制御し、副ビット線ＳＢＬ４に接続される他のメモリ用トランジスタＭ４９〜Ｍ６３を、ワード線ＷＬ１７〜ＷＬ３１によりオフに制御する。 - 特許庁

In a region ACT, 56 metal balls 106 which are connected with the bonding pads of an SRAM(static random access memory) chip 101 and the bonding pads of a FLASH memory chip 102 are formed, for example in a grid pattern.例文帳に追加

領域ＡＣＴ内において、ＳＲＡＭチップ１０１のボンディングパッドとＦＬＡＳＨメモリチップ１０２のボンディングパッドと電気的に接続されている金属ボール１０６は、例えば格子形状に５６個形成されている。 - 特許庁

The backup memory 113c that is a partial area of a RAM memory 113a receives electricity through an auxiliary power source circuit 114b directly connected to the onboard battery 101 even if the power source switch 102 is closed.例文帳に追加

ＲＡＭメモリ１１３ａの一部領域であるバックアップメモリ１１３ｃは、電源スイッチ１０２が開路しても車載バッテリ１０１に直接接続された補助電源回路１１４ｂを介して給電される。 - 特許庁

When a user's operation selects a copy process to an external memory 2, a controller 11, if the external memory 2 is connected, shows a copy image select screen to do a select process of copy images.例文帳に追加

ユーザ操作によって外部記憶装置２への複写処理が選択されると、制御部１１は外部記憶装置２が接続されていれば、複写画像選択画面を表示し、複写画像の選択処理を行わせる。 - 特許庁

Next, a PC 52 and the memory card 51 are connected and mutually authenticated, and data encrypted by a temporary key shared by authentication are transferred from the memory card 51 to the PC 52, decrypted by the shared temporary key and stored in the PC 52.例文帳に追加

次に、PC５２とメモリカード５１が接続されて相互認証され、認証により共有された一時鍵で暗号化されたデータがメモリカード５１からPC５２に転送され、共有の一時鍵で復号されPC５２に記憶される。 - 特許庁

When the memory card 6 is inserted into a personal computer 1, the pins 115 and 117 of the memory card 6 are connected to a USB host controller IC 152 of a personal computer 1 so that the transfer of the serial data based on the USB specifications are performed.例文帳に追加

メモリカード６がパーソナルコンピュータ１に挿入されたとき、メモリカード６のピン１１５および１１７が、パーソナルコンピュータ１のUSBホストコントローラIC１５２に接続され、USB規格に準拠したシリアルデータの授受が行われる。 - 特許庁

The phase change memory device is provided further with a plurality of discharge circuits discharging voltage of the local bit lines, and the discharge circuit is connected alternately to a corresponding local bit line at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、ローカルビットラインの電圧を放電させる複数個の放電回路をさらに備え、放電回路は、メモリセルブロックの上端及び下端で対応するローカルビットラインに交互に連結される。 - 特許庁

A system for network-based context creation includes one or more processors and a memory connected to the processors, and the memory stores program instructions that can be executed by the processors so as to run a context manager.例文帳に追加

ネットワークベースのコンテスト作成のためのシステムは、１つ又はそれ以上のプロセッサとプロセッサに結合されたメモリを含み、メモリは、コンテストマネージャを実施するためにプロセッサによって実行可能なプログラム命令を記憶する。 - 特許庁

The memory cards A, B are connected to a switching part 3 through slots 1, 2, respectively, and the switching part 3 takes only one of each of memory cards A, B as valid according to a switching control command imparted by a control part 4.例文帳に追加

これら各メモリカードＡ、Ｂは、各スロット１、２を介して切換部３に接続されており、切換部３は、制御部４から与えられる切換制御指令に従って、各メモリカードＡ、Ｂの一方のみを有効とする。 - 特許庁

This semiconductor storage device includes: a plurality of bit line pairs each comprising first and second bit lines and extending in a column direction; and a memory cell group connected to the respective bit line pairs and comprising a plurality of memory cells.例文帳に追加

半導体記憶装置は、それぞれが第１および第２のビット線から成り、且つカラム方向に延びる複数のビット線対と、各ビット線対に接続され、且つ複数のメモリセルから成るメモリセル群とを含む。 - 特許庁

The user 11 starts the selection image copy software in a state where the USB memory 12 is connected to the PC 14, selects a desired image on an image selection picture, and copies the selected image into the USB memory 12.例文帳に追加

ユーザー１１は、ＵＳＢメモリ１２をＰＣ１４に接続した状態で、選択画像コピーソフトウエアを起動して、画像選択画面で所望の画像を選択して、選択した画像をＵＳＢメモリ１２へコピーする。 - 特許庁

The proxy server 200 is connected to the browser terminal 300 for executing the allocation and release of the memory area to an applet by the static memory management method and a plurality of WWW servers 100 communicably.例文帳に追加

プロキシサーバ２００は、スタティックメモリ管理方式によりアプレットに対してメモリ領域の割当および解放を行うブラウザ端末３００と、複数のＷＷＷサーバ１００とに通信可能に接続している。 - 特許庁

A cartridge memory 12 provided in a process cartridge 2 and a main body memory 17 provided in a main body 1a are connected through common conductors (clock line 18 and data line 19), and the memories 12 and 17 are recognized by communication through the conductor.例文帳に追加

プロセスカートリッジ２に設けられたカートリッジメモリ12と、本体１ａに設けられた本体メモリ17とを共通の信号線（クロック線18、データ線19）で接続し、メモリ12、17の認識を信号線を介して通信することで行なう。 - 特許庁

In a memory cell array 1, a plurality of wordlines WL0-WL31, a plurality of bit lines BL0e-BL8ko, a plurality of memory cells MC connected with a plurality of wordlines and a plurality of bit lines are arranged.例文帳に追加

メモリセルアレイ１には、複数のワード線ＷＬ０〜ＷＬ３１と、複数のビット線ＢＬ０ｅ〜ＢＬ８ｋｏと、複数のワード線及び複数のビット線に接続された複数のメモリセルＭＣが配置されている。 - 特許庁

When the business closing time is over, the working information stored in the memory device 50 is transmitted to a head- office server 30 in a head office, and registered in a memory device 60 connected to the head-office server 30.例文帳に追加

営業終了時刻を過ぎた時点で、記憶装置５０の勤務情報がインターネット網１１０を介して本社サーバ３０に送信され、本社サーバ３０に接続されている記憶装置６０に登録される。 - 特許庁

When a failure occurs in the memory M1 of the POS device (POS1), the data that is backed up to the POS devices (POS2 to POS5) is decoded by the decoder D1 after being connected together and restored to the memory M1.例文帳に追加

ＰＯＳ装置（ＰＯＳ１）のメモリＭ１の障害が発生したならば、ＰＯＳ装置（ＰＯＳ２〜ＰＯＳ５）にバックアップされているデータが結合された後に復号器Ｄ１により復号され、メモリＭ１にリストアされる。 - 特許庁

An SDRAM control part 43 configuring a memory controller 40 is connected through a bus(signal line) to each memory M1 and M2, and a signal is transmitted between the memories M1 and M2 according to the instruction content of a CPU 11.例文帳に追加

メモリコントローラ４０を構成するＳＤＲＡＭ制御部４３はバス（信号線）により各メモリＭ１、Ｍ２と相互接続され、ＣＰＵ１１の命令内容に従って、各メモリＭ１、Ｍ２との間で信号を伝送させる。 - 特許庁

The semiconductor memory device is provided with a memory cell array MA in which memory cells MC in which diodes Di and variable resistance elements VR are connected in series respectively are arranged at cross parts of a plurality of bit lines BL and a plurality of word lines, and a control circuit for driving selectively the bit line Bl and the word line WL.例文帳に追加

半導体記憶装置は、ダイオードＤｉと可変抵抗素子ＶＲとが直列接続されたメモリセルＭＣが複数のビット線ＢＬ及び複数のワード線の交差部に配置されたメモリセルアレイＭＡと、ビット線ＢＬ及びワード線ＷＬを選択駆動する制御回路とを備える。 - 特許庁

A conductive layer 18 is formed on the control gate of each memory cell on a memory column via an insulating film 17, and the conductive layer 18 is connected to an impurity region 11-1 located between a bit line side selective transistor 21 and its adjacent memory cell M1 via a contact 24.例文帳に追加

メモリ列の各メモリセルのコントロールゲートの上に絶縁膜１７を介して導電層１８を形成し、当該導電層１８はコンタクト２４を介してビット線側選択トランジスタ２１とその隣接のメモリセルＭ１との間にある不純物領域１１−１に接続されている。 - 特許庁

Inside of each processor 1, a virtual shared memory 121 having a storage capacity usable for sharing/exchanging data and arranged inside of a built-in memory 122 and a common bus IF 14 connected to the memory 121 by an internal bus 17 and used for sharing/exchanging the data are provided.例文帳に追加

個々のプロセッサ１の内部に、データの共有・交換に使用可能な記憶容量を有して内蔵メモリ１２２内に配備された仮想共有メモリ１２１と、このメモリ１２１に内部バス１７で接続されてデータの共有・交換に使用される共通バスＩＦ１４とを備える。 - 特許庁

When the external memory is connected to the mobile telephone terminal, display data recorded in this external memory is preferentially read out for use and it enables display of information in a form which has not been produced hitherto by use of display data recorded in the external memory.例文帳に追加

携帯電話端末に外部メモリが接続されているときには、この外部メモリに記録されている表示用データを優先的に読み出して使用し、外部メモリに記録されている表示用データを用いて従来できなかった態様での情報の表示を可能にする。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

This device is provided with plural bit lines performing delivery and receipt of information with a memory cell, plural word lines WL selecting the memory cell taking out the information to the bit line, and spare word lines SWL relieving the word line connected to the memory cell which cannot take out the information normally.例文帳に追加

メモリセルと情報のやりとりを行う複数のビット線と、このビット線に情報を取り出すメモリセルを選択する複数のワード線ＷＬと、正常に情報を取り出すことができないメモリセルに接続されているワード線を救済するためのスペアワード線ＳＷＬとを具備する。 - 特許庁

The non-volatile semiconductor memory device 100 is equipped with: bit lines BL; source lines SL; memory strings MS including a plurality of memory transistors MTr connected in series; drain selection transistors SDTr; source selection transistors SSTr; and a control circuit 15 which controls a read operation.例文帳に追加

不揮発性半導体記憶装置１００は、ビット線ＢＬと、ソース線ＳＬと、複数のメモリトランジスタＭＴｒを直列に接続されたメモリストリングＭＳと、ドレイン側選択トランジスタＳＤＴｒと、ソース選択トランジスタＳＳＴｒと、読出動作を制御する制御回路１５とを備える。 - 特許庁

This device is provided with a plurality of word lines and bit lines connected to memory cells, a circuit for supplying voltage associated with temperature to a word line selected for reading out a state of memory cells, and a circuit for supplying the prescribed voltage to a word line of non- selection to read out a state of memory cells.例文帳に追加

メモリセルに連結された複数のワードライン及びビットラインと、メモリセルの状態を読み出すため選択されたワードラインに温度に連動する電圧を供給する回路と、メモリセルの状態を読み出すため非選択のワードラインに所定の電圧を供給する回路とを備える。 - 特許庁

In the group of the memory cell 11 that is connected to the same word line WL, the current drive capability of the memory cell 11B on the far-end-side that is far from the selection circuit 12 is set higher than the current drive capability of the near-end-side memory cell 11A that is near the selection circuit 12.例文帳に追加

同じワード線ＷＬに接続されるメモリセル１１のグループ内では、選択回路１２から遠い遠端側のメモリセル１１Ｂの電流駆動能力が、選択回路１２に近い近端側のメモリセル１１Ａの電流駆動能力よりも高く設定されている。 - 特許庁

An input and output port of a processing module PM, respective memory interfaces IF and respective memory banks are connected by connection wires wired in matrix (lattice) shape along a Y-direction (the first direction) and an X-direction (the second direction) in an arrangement area (upper layer thereof) for a plurality of memory macros.例文帳に追加

処理モジュールＰＭの入出力ポートと、各メモリインタフェースＩＦと、各メモリバンクとは、複数のメモリマクロの配置領域（の上層）にＹ方向（第１方向）およびＸ方向（第２方向）にマトリクス状（格子状）に配線された接続配線により接続されている。 - 特許庁

This semiconductor memory device is constructed in such a manner that a memory cell array formed by arraying a plurality of memory cells is divided into a plurality of groups 1a and 1b along at least one of a bit line direction and a word line direction, and individual source lines SL (a) and SL (b) are commonly connected for each group.例文帳に追加

半導体記憶装置において、複数のメモリセルを配列して成るメモリセルアレイは、ビットライン方向、またはワードライン方向の少なくとも一方に沿って複数のグループ１ａ、１ｂに分割されており、各グループ毎に個別のソースラインＳＬ（ａ）、ＳＬ（ｂ）が共通接続されている。 - 特許庁

The memory is provided with bit lines BL0 to BL7, word lines WL0 to WL7 which are arranged to cross the bit lines BL0 to BL7 and a memory cell array 1 which is connected between the bit lines BL0 to BL7 and the word lines WL0 to WL7 and includes memory cells that hold data "1" or data "0".例文帳に追加

このメモリは、ビット線ＢＬ０〜ＢＬ７と、ビット線ＢＬ０〜ＢＬ７と交差するように配置されたワード線ＷＬ０〜ＷＬ７と、ビット線ＢＬ０〜ＢＬ７とワード線ＷＬ０〜ＷＬ７との間に接続され、データ「１」またはデータ「０」を保持するメモリセルとを含むメモリセルアレイ１を備えている。 - 特許庁

When the onboard battery 101 is replaced and connected, a power supply interruption monitoring memory 128 is reset, the backup memory 113c is initialized, at the time of starting operation of the control PCU 11a, based on reset information, and the power supply monitoring memory 128 is rewritten to a set state.例文帳に追加

車載バッテリ１０１が取替え接続されると、電源遮断監視メモリ１２８がリセットされ、制御用ＣＰＵ１１１ａの運転開始に際しては、リセット情報に基づいてバックアップメモリ１１３ｃを初期化するとともに、電源監視メモリ１２８をセット状態に書換える。 - 特許庁

The magnetic RAM comprises: a MOS transistor; a memory layer, to which the source of the MOS transistor is connected and in which data are recorded; a heating means, which heats the memory layer; and a recording line, to which a magnetic field is applied in order to change a magnetization state of the heated area of the memory layer when data recording.例文帳に追加

ＭＯＳトランジスタと、このソースと連結され、データの記録されるメモリ層と、メモリ層を加熱するための加熱手段と、データ記録時に前記メモリ層の加熱された領域の磁化状態を変えるため磁気場を印加するように備えられた記録ラインを備える。 - 特許庁

The semiconductor memory device is provided with memory cells MC, sense amplifier SA for amplifying data read out from the memory cells MC, and first to third latch circuits LC1-LC3 connected in parallel to the sense amplifier SA.例文帳に追加

メモリセルＭＣとメモリセルＭＣから読み出されたデータを増幅するセンスアンプＳＡとを備えた半導体記憶装置であって、センスアンプＳＡに対して並列接続された第一から第三のラッチ回路ＬＣ１〜ＬＣ３を備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

A variable resistance memory device includes: a memory cell connected to a bit line; and a clamp circuit providing selectively either of first read voltage or second read voltage to the bit line according to an elapsed time from write operation of the memory cell.例文帳に追加

本発明の可変抵抗メモリ装置は、ビットラインに接続されるメモリセルと、前記メモリセルに対する書き込み動作以後からの経過時間によって前記ビットラインに第１読み出し電圧及び第２読み出し電圧のうち、何れか一つを選択的に提供するクランプ回路を含む。 - 特許庁

An authentication processing part 105 discriminates whether or not data stored in the flash memory chip 13 of the first USB memory 1 are permitted to be transmitted to a second computer, on the basis of the first key and a second key which is input to a first computer to which the first USB memory 1 is connected.例文帳に追加

認証処理部１０５は、その第一のキーと、第一のＵＳＢメモリ１が接続されている第一のコンピュータに入力された第二のキーとに基づいて、第一のＵＳＢメモリ１のフラッシュメモリチップ１３に記憶されているデータを、第二のコンピュータに送信してもよいか否かを判別する。 - 特許庁

In other examples, user menu layout data are stored in the USB memory 20, and the USB memory 20 is connected to a processor 11, thus creating a user menu screen based on the user menu layout data stored in the USB memory 20 to replace the user menu screen with a previous one.例文帳に追加

他の例では、ＵＳＢメモリ２０に、ユーザメニューレイアウトデータを格納させておき、ＵＳＢメモリ２０をプロセッサ１１に結合させることにより、ＵＳＢメモリ２０に格納されたユーザメニューレイアウトデータに基づきユーザメニュー画面を作成させてこれを前回のユーザメニュー画面と置換させる。 - 特許庁