「memory connected」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

On a semiconductor substrate 100, where a memory cell transistor and impurity diffusion layer 111 are formed, a first interlayer insulating film 112, having a first plug 113 connected with the memory cell transistor and a second plug 114 connected with the impurity diffusion layer 111, is formed.例文帳に追加

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。 - 特許庁

This device is provided with a memory cell (NAND cell) including a nonvolatile memory cell transistor (MC) connected to each of a plurality of wirings (BL), a wordline (WL) for connecting the gate electrodes of cell transistors arrayed along a row direction (ROW), and a driving circuit 2 connected to each of the plurality of wirings.例文帳に追加

複数の配線（ＢＬ）それぞれに接続された不揮発性メモリセルトランジスタ（ＭＣ）を含むメモリセル（ＮＡＮＤ ｃｅｌｌ）と、ロウ方向（ＲＯＷ）に沿って並ぶセルトランジスタのゲート電極を各々接続するワード線（ＷＬ）と、複数の配線それぞれに接続された駆動回路（２）とを具備する。 - 特許庁

An operation instructing part 4 connected to the CPU 1 is the one for issuing various kinds of operational instructions such as reproducing operation, recording operation, and editing operation; 1st memory 7 connected to the CPU 1 is the one for storing original data C1; and 2nd memory 8 is the one for storing editorial data C2.例文帳に追加

ＣＰＵ１に接続された操作指令部４は、再生動作、記録動作、編集動作等々の多種多様な動作指令を与えるもので、ＣＰＵ１に接続される第１メモリ７は元データＣ１の格納用で、第２メモリ８は、編集データＣ２の格納用である。 - 特許庁

A semiconductor integrated circuit (1) does not use a nonvolatile memory connected to a common bus (5) and utilized for general purposes, but uses a nonvolatile memory cell (6) of a fuse circuit (7) connected to a dedicated signal line (9), to store control information for relieving defect or the like of circuit modules (2, 3).例文帳に追加

半導体集積回路（１）は、回路モジュール（２，３）の欠陥救済等のための制御情報の記憶に、共通バス（５）に接続される汎用利用される不揮発性メモリを用いず、専用信号線（９）に接続されたヒューズ回路（７）の不揮発性メモリセル（６）を用いる。 - 特許庁

Memory cells 13 are arranged at prescribed intersecting points of word lines 11 and bit lines 12 corresponding to a half of all intersecting points of the lines 11 and 12, so that the memory cells 13 connected to one word line 11 are connected electrically to each terminal of a unit circuit 16 one by one when the word line 11 is selected.例文帳に追加

メモリセル１３は、ワード線１１を１本選択したときに、選択されたワード線に接続されているメモリセルが単位回路１６の各端子にそれぞれ１個ずつ電気的に接続可能となるようワード線とビット線の全交点の半数に当たる所定の交点に配置される。 - 特許庁

Each of memory cells 6 is connected to a main word decoder 1 via a main word line 2, an auxiliary word decoder 3, and an auxiliary word line 4, while each of redundant memory cells 12 is connected to a redundant fuse circuit 9 via a redundant main word line 10, a redundant auxiliary word decoder 11, and a redundant auxiliary word line 13.例文帳に追加

主ワードデコーダ１には主ワード線２、副ワードデコーダ３、および副ワード線４を介してメモリセル６が接続され、冗長ヒューズ回路９には冗長主ワード線１０、冗長副ワードデコーダ１１および冗長副ワード線１３を介して冗長メモリセル１２が接続されている。 - 特許庁

The controlling circuit applies a first voltage to bit lines selected and performs erase operation with respect to memory strings connected to the bit lines selected, while applies a second voltage to bit lines not selected and prohibits the erase operation with respect to memory strings connected to the bit lines not selected.例文帳に追加

制御回路は、選択したビット線に第１電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を実行する一方、非選択としたビット線に第２電圧を印加して当該ビット線に接続されたメモリストリングに対し消去動作を禁止する。 - 特許庁

On a semiconductor substrate 100 where a memory cell transistor and an impurity diffusion layer 111 are formed, a first inter-layer insulation film 112 provided with a first plug 113 connected to the memory cell transistor and a second plug 114 connected to the impurity diffusion layer 111 is formed.例文帳に追加

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。 - 特許庁

The semiconductor storage device includes a plurality of memory banks; data input/output lines commonly connected to the plurality of memory banks; and a plurality of precharge circuit parts connected to the data input/output lines and arranged at prescribed intervals in the same direction as the direction of the data input/output lines.例文帳に追加

複数のメモリバンク；前記複数のメモリバンクに共通接続されたデータ入出力ライン；及び前記データ入出力ラインに接続され、前記データ入出力ラインの進行方向と同一方向に所定間隔をおいて配置される複数のプリチャージ回路部を備える。 - 特許庁

This memory circuit includes a plurality of parallel bit lines 21 to 28 connected to a plurality of memory cells 12, a plurality of sense amplifiers 341 to 344 connected to the bit lines, and a plurality of switches 351 to 354 each being connected to a pair of bit lines out of the plurality of bit lines for switchably short-circuiting the pair of bit lines.例文帳に追加

メモリ回路は、複数のメモリセル１２に接続されている互いに平行な複数のビット線２１〜２８と、該ビット線に接続されている複数のセンスアンプ３４１〜３４４と、上記複数のビット線からのそれぞれのビット線対に接続され、該それぞれのビット線対を切替可能にショートさせる複数のスイッチ３５１〜３５４とを含む。 - 特許庁

The three-dimensional nonvolatile semiconductor memory comprises: a memory cell array 2 with multiple memory cells stacked on a semiconductor substrate and multiple first conductive layers connected with the multiple memory cells; a dummy laminate structure 13 with multiple second conductive layers stacked on the semiconductor substrate and surrounds the memory cell array 2; and a metal layer 23A arranged on the memory cell array 2 and the dummy laminate structure 13.例文帳に追加

実施形態に係わる三次元不揮発性半導体メモリは、半導体基板上に積み重ねられる複数のメモリセル及び複数のメモリセルに接続される複数の第１導電層を備えるメモリセルアレイ２と、半導体基板上に積み重ねられる複数の第２導電層を備え、メモリセルアレイ２を取り囲むダミー積層構造１３と、メモリセルアレイ２上及びダミー積層構造１３上に配置される金属層２３Ａとを備える。 - 特許庁

The semiconductor device is equipped with: a write amplifier WAMP connected to a bit line MIO; a read amplifier RAMP connected to the bit line MIO through a switch SW1; and a repair memory element SC having a write port connected to the bit line MIO through a switch SW2, and a read port connected to the read amplifier RAMP through a switch SW3.例文帳に追加

ビット線ＭＩＯに接続されたライトアンプＷＡＭＰと、スイッチＳＷ１を介してビット線ＭＩＯに接続されたリードアンプＲＡＭＰと、ライトポートがスイッチＳＷ２を介してビット線ＭＩＯに接続され、リードポートがスイッチＳＷ３を介してリードアンプＲＡＭＰに接続された救済記憶素子ＳＣとを備える。 - 特許庁

The magnetic memory is provided with a magnetic storage element in which one electrode is connected to a first address line and the other electrode is connected to a gate, a MOS transistor in which the drain and source are connected to the first and second address lines, and a capacitor in which the gate of the transistor is connected to the address line.例文帳に追加

一方の電極が第１のアドレス線に接続された磁性体記憶素子と、磁性体記憶素子の他方の電極がゲートに接続され、ドレインとソースとが第１のアドレス線と第２のアドレス線に接続されたＭＯＳトランジスタと、トランジスタのゲートと第２のアドレス線とを接続するコンデンサとを備えた構成とした。 - 特許庁

To provide a semiconductor memory which prevents power consumption from increasing due to a through current at a data determination part connected to a main bit line.例文帳に追加

メインビット線に接続されるデータ判定部の貫通電流による消費電力の増大を防止し得る半導体記憶装置を提供する。 - 特許庁

The optical fiber and the memory device are operatively connected to the energy delivery device during the use of the medical treatment system.例文帳に追加

上記の光ファイバーおよび記憶装置は上記医療治療システムの使用中に上記エネルギー配給装置に操作可能に接続されている。 - 特許庁

A remote monitoring center 70 has a center memory 74 connected to communicate with the adaptor 30, and store data received from the adaptor 30.例文帳に追加

遠隔監視センタ７０は、アダプタ３０と通信可能に接続され、アダプタ３０から受信したデータを格納するセンタメモリ７４を有している。 - 特許庁

To a source of this PMOS transistor TR1, a memory cell MC is connected for supplying a boosted voltage VDDR for a leading operation.例文帳に追加

このＰＭＯＳトランジスタＴＲ１のソースには、リード動作用の昇圧電圧ＶＤＤＲが供給されるメモリセルＭＣが接続されている。 - 特許庁

Memory cells of each group are connected between common isolation diodes (13) combined with each wordline (14) and bit line(16).例文帳に追加

各ク゛ルーフ゜のメモリセルは、それぞれのワート゛線（１４）とヒ゛ット線（１６）に結合されている共通分離タ゛イオート゛（１３）との間に接続される。 - 特許庁

To accurately perform recognition without causing a problem even if an external device is connected or removed during data rewriting inside a nonvolatile memory.例文帳に追加

不揮発性メモリ内のデータ書き換え中に外部デバイスが接続されたり取り外されたりしても、不具合が生じることなく正しく認識する。 - 特許庁

A computer system 802 includes a processor 804, a memory 806, and a storage device 808, and is connected to a display 801 and a camera 803.例文帳に追加

コンピュータシステム８０２は、プロセッサ８０４、メモリ８０６、および記憶装置８０８を含み、ディスプレイ８０１およびカメラ８０３に連結されている。 - 特許庁

A memory 130 storing a table where the optimum negative pressure to suck the cut paper can be searched is connected to the CPU 100.例文帳に追加

さらに、このカット紙を吸引するのに最適な負圧を検索可能とするテーブルを記憶させたメモリ１３０をＣＰＵ１００に接続する。 - 特許庁

The CPU 11 transmits the equipment-operation information stored in the memory 12 for a production device to other devices which are connected to a communication cable.例文帳に追加

生産装置用メモリ１２に記憶された装置稼動情報は、ＣＰＵ１１によって、通信ケーブルに接続される他の装置に送信される。 - 特許庁

The AD converter 8 is connected to a memory 24 in which data converted to digital by the AD converter 8 is stored in time series.例文帳に追加

ＡＤ変換部８はメモリ２４に接続されており、ＡＤ変換部８でデジタル変換されたデータが時系列的にメモリ２４に格納される。 - 特許庁

The mobile terminal has a control unit, a memory unit connected to the control unit, a radio communication function unit, a GPS reception function unit, and a display unit.例文帳に追加

携帯端末は、制御部と、この制御部に接続されるメモリ部、無線通信機能部、ＧＰＳ受信機能部、及び表示部とを有する。 - 特許庁

The column of a connection pad 15 is disposed outside the edge of the external connection terminal of the memory chip on the second side and connected to the controller chip.例文帳に追加

接続パッド１５の列は、第２面上においてメモリチップの外部接続端子側の縁の外側に設けられ、コントローラチップと接続される。 - 特許庁

The disk device is connected with a nonvolatile memory device.例文帳に追加

ディスクデバイスは、不揮発性メモリデバイスと結合されて、ディスクデバイス単体で達成されるよりもより短いライトアクセスタイムおよびより高いデータライトスピードを提供する。 - 特許庁

When data of a memory cell MC1 connected to the bit line /BLL is read, the folded pair of bit lines BLL and /BLL are made a floating state.例文帳に追加

ビット線／ＢＬＬに接続されたメモリセルＭＣ１のデータを読出するとき、折返しビット線対ＢＬＬおよび／ＢＬＬはフローティング状態となる。 - 特許庁

A first switch connects a bit line connected to one end of a ferroelectric capacitor to a ground line through a transfer transistor of a memory cell.例文帳に追加

第１スイッチは、強誘電体キャパシタの一端に接続されているビット線を、メモリセルの転送トランジスタを介して接地線に接続する。 - 特許庁

The heating elements 9 are connected to second wiring layers 10 different from the wiring layer 5 and are provided to correspond to the memory chips 6.例文帳に追加

加熱素子９は、配線層５とは異なる第２の配線層１０に接続されているとともに、メモリ素子６に対応して設けられている。 - 特許庁

A detecting part (A) 11 detects whether or not the radio memory card 1 is electrically connected to an information processor through a card interface 2.例文帳に追加

検出部（Ａ）１１は、無線メモリカード１がカードインタフェース２を介して情報処理装置に電気的に接続されているか否かを検出する。 - 特許庁

In the memory cell MC, variable cell resistance Rcell having a resistance value varying in response to an application voltage and an access transistor AT are connected in series to each other.例文帳に追加

メモリセルＭＣは、印加電圧に応じて抵抗値が変化する可変セル抵抗ＲcellとアクセストランジスタＡＴとが直列接続されている。 - 特許庁

A memory space of the dual port SRAM connected between the device A and the device B via data transfer lines 4 and 5 is divided into seven blocks.例文帳に追加

デバイスＡとデバイスＢとの間にデータ転送線４、５を介して接続されるデュアルポートＳＲＡＭのメモリ空間を７ブロックに分割する。 - 特許庁

The storage device 10 is connected to a large-capacity low-speed memory 2 and divides a packet received via a network into a plurality of segments for storage.例文帳に追加

記憶装置１０は、大容量低速メモリ２に接続され、ネットワークを介して受信したパケットを複数のセグメントに分けて記憶する。 - 特許庁

As to a second isolation transistor 2, a third node /SN1 to be connected to the second memory cell is made to be one end and another end is set to a fourth node /SN0.例文帳に追加

第２分離トランジスタ２は、第２メモリセルに接続される第３ノード／ＳＮ１を一端とし且つ他端を第４ノード／ＳＮ０とする。 - 特許庁

Further, the image data is transferred to an image processing work memory connected to an image processing CPU, and the converted into the drive data (S106).例文帳に追加

また、当該画像データが画像処理ＣＰＵに接続された画像処理作業メモリに転送され、さらに、駆動データに変換される（Ｓ１０６）。 - 特許庁

The local ports 212-215 are connected to a cast memory 201 in common, and a message from one communication node is broadcast to other communication nodes.例文帳に追加

ローカルポート２１２〜２１５は共通にブロードキャストメモリ２０１に接続され、１の通信ノードからのメッセージが他の通信ノードにブロードキャストされる。 - 特許庁

An HD 113, that is a nonvolatile memory can physically and electrically be connected and disconnected to/from an image forming device body.例文帳に追加

不揮発性メモリであるＨＤ１１３は、画像形成装置本体に対して物理的及び電気的に接続／非接続が可能に構成される。 - 特許庁

When a desired built-in flash memory of the microcomputer is rewritten, it is connected to the computer by the RS232C terminal to instruct rewriting operation from the computer.例文帳に追加

所望のマイコン内部フラッシュメモリを書き換える際には、ＲＳ２３２Ｃ端子によりコンピュータと接続し、コンピュータから書き換え作業を指示する。 - 特許庁

The individual data stored in the memory means (46) are displayed on the screen of a personal computer (11) connected to the sleep sensor (10) through wiring (12).例文帳に追加

上記記憶手段（46）に記憶された各データは、配線（12）を介して上記睡眠センサ（10）に接続されるパソコン（11）の画面上に表示される。 - 特許庁

A sense node SA is connected to a selected bit line BL of a memory cell array 1 through a NMOS transistor QN1 for clamp and a column 2.例文帳に追加

センスノードＳＡは、クランプ用ＮＭＯＳトランジスタＱＮ１を介し、カラム２を介して、メモリセルアレイ１の選択されたビット線ＢＬに接続される。 - 特許庁

A wireless LAN device 1 causes a flash memory 2 to be recognized as a USB keyboard device by a personal computer 5 when being connected to the personal computer 5.例文帳に追加

無線ＬＡＮデバイス１がパソコン５に接続されると、無線ＬＡＮデバイス１は、フラッシュメモリ２をパソコン５にＵＳＢキーボードデバイスとして認識させる。 - 特許庁

The transceiver (120) is equipped with a transmitter (122), a controller (126) connected to the transmitter, and a memory (144) accessible from the controller.例文帳に追加

トランシーバ（１２０）は送信機（１２２）と前記送信機に接続されたコントローラ（１２６）と前記コントローラがアクセス可能なメモリ（１４４）とを備える。 - 特許庁

The second wiring is electrically connected to another end of the memory string and charged to a second voltage which is lower than the first voltage in read operation.例文帳に追加

第２配線は、メモリストリングの他端側に電気的に接続されて、読み出し動作の際に第１電圧よりも低い第２電圧とされる。 - 特許庁

The memory card 21 is connected to a personal computer (30), and graph display of the altitude to the travel distance is performed on a display (31) based on the altitude data.例文帳に追加

パーソナルコンピュータ（３０）にメモリカード２１を接続し、高度データに基づいて、ディスプレイ（３１）に走行距離に対する標高をグラフ表示する。 - 特許庁

Memory transistors MT have sources connected to the corresponding bit lines BL and have floating gates between control gates and conduction channels of drains and sources.例文帳に追加

メモリトランジスタＭＴは、ソースが対応するビットラインＢＬに接続され、コントロールゲートとドレインソース間の伝導チャネルとの間にフローティングゲートを有する。 - 特許庁