「memory elements」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To obviate the difficulty in the higher-scale integration of elements if current wires are arranged on one side or both sides of the elements with a magnetic memory using the megaro-magneto-resistive elements and tunnel magneto-resistive elements using perpendicularly magnetized films.例文帳に追加

垂直磁化膜を用いた巨大磁気抵抗効果素子およびトンネル磁気抵抗効果素子を用いた磁気メモリにおいて、該素子の片側あるいは両側に電流線を配置すると、素子の高集積化が困難である。 - 特許庁

Plural anti-fuse elements F1, F2 are provided in a memory cell, and the gates of field effect transistors of the anti-fuse elements F1, F2 are connected with each other, so that one ends of the anti-fuse elements F1, F2 are connected in common to node A and the memory cell is multi-valued.例文帳に追加

メモリセルに複数のアンチヒューズ素子Ｆ１、Ｆ２を設け、各アンチヒューズ素子Ｆ１、Ｆ２の電界効果トランジスタのゲートを互いに接続することで、アンチヒューズ素子Ｆ１、Ｆ２の一端をノードＡに共通に接続し、メモリセルを多値化する。 - 特許庁

The multiple memory elements are first memory elements, each of which stores information through charge injection into a predetermined area of the memory insulating film, and second memory elements, each of which stores information by preventing a current from flowing between a source and a drain.例文帳に追加

本発明の半導体記憶装置は、半導体基板上のチャネル領域に同一構造のメモリ絶縁膜を備える複数のメモリ素子を有し、メモリ絶縁膜の所定の領域に電荷を注入することで情報を記憶する第１のメモリ素子と、ソースとドレインとの間に電流を流さないことで情報を記憶する第２のメモリ素子とからなる。 - 特許庁

To provide a magnetic memory in which a magnetization state recorded in a memory layer exists stably even when its density is increased and which is composed of a plurality of magnetic memory elements of a small power consumption, and to provide a method for manufacturing the magnetic memory.例文帳に追加

高密度化しても、メモリ層に記録された磁化状態が安定に存在し、かつ消費電力が小さい複数の磁気メモリ素子からなる磁気メモリおよび磁気メモリの製造方法を提供する。 - 特許庁

This memory controller is a memory controller connectable to a plurality of memory elements having an ODT (On Die Termination) function, and includes a diagnostic device 2, a memory end terminal resistance control part 7, and an ECC circuit 8.例文帳に追加

本発明の一態様に係るメモリ制御装置は、ＯＤＴ（On Die Termination）機能を有する複数のメモリ素子に接続可能なメモリ制御装置であり、診断装置２、メモリ終端抵抗制御部７、ＥＣＣ回路８を備える。 - 特許庁

To contrive the microfabrication of a memory cell consisting of a capacitor and two sets of switching elements, and improve the data retaining characteristics of the memory cell.例文帳に追加

１つのメモリセルが容量と２つのスイッチング素子からなるメモリセルの微細化を図るとともに、メモリセルのデータ保持特性の改善を図る。 - 特許庁

The minimum/maximum calculation section 131 calculates minimums and maximums by elements of input data transferred from the main memory 56 to the local memory 54.例文帳に追加

最小値・最大値計算部131は、メインメモリ56からローカルメモリ54に転送される入力データの要素毎の最小値及び最大値を計算する。 - 特許庁

The semiconductor device has the mounting substrate 10 in which a memory/module substrate 30 provided with a plurality of the memory elements 31 is mounted on the socket 20.例文帳に追加

半導体装置は、複数のメモリ素子３１が配設されたメモリ・モジュール基板３０をソケット２０上に搭載する実装基板１０を有する。 - 特許庁

The memory element is composed of organic molecular organisms having optical antenna function, and the arithmetic element is composed by arraying a plurality of memory elements.例文帳に追加

光アンテナ機能を有する有機分子組織体により記憶素子を構成し、この記憶素子を複数配列して演算素子を構成する。 - 特許庁

In a memory cell array, a plurality of memory cells composed of resistance change elements and diodes are arranged at cross points of a plurality of word lines and a plurality of bit lines.例文帳に追加

メモリセルアレイは、複数のワード線、複数のビット線の交点に、抵抗変化素子とダイオードからなる複数のメモリセルが配置されている。 - 特許庁

The phase change memory device includes an integrated circuit substrate; and first and second phase change memory elements arranged on the integrated circuit substrate.例文帳に追加

相変化メモリ素子は集積回路基板及び前記集積回路基板上に配置された第１及び第２相変化メモリ要素を備える。 - 特許庁

A memory interface connected between the rendering memory and a plurality of the rendering pipelines accesses the elements of the respective arrays in accordance with corresponding array description.例文帳に追加

レンダリングメモリと複数のレンダリングパイプラインの間に連結されるメモリインタフェースは、対応するアレイ記述に従って、各アレイの要素にアクセスする。 - 特許庁

Then, the memory system is provided with the ECC (error correction code) combination logical circuit (20) coupled with the plurality of memory storage elements and can be operated so as to detect and correct the error of the data read from the plurality of memory storage elements (28) by less than three clock cycles.例文帳に追加

そして、複数のメモリ記憶素子に連結されたＥＣＣ（誤り訂正コード）組み合わせ論理回路（２０）を備え、３クロックサイクル未満で、複数のメモリ記憶素子（２８）から読み出したデータのエラーを検出し修正するように動作可能である。 - 特許庁

The electrical bit lines include electrically conductive elements (110, 214, 314), and magnetic elements (112, 216, 316) for guiding magnetic flux, in relation to the magnetic field to the magnetic memory cells.例文帳に追加

電気的ビット線は、導電性構成要素(110,214,314)と、磁界に関連する磁束を磁気メモリセルの方へ誘導するための磁性構成要素(112,216,316)とを含む。 - 特許庁

To largely reduce the number of switching active elements and image signal memory elements necessary for controlling the image luminance of a display provided with backlight.例文帳に追加

バックライトを備えたディスプレイの画素輝度を制御するために要するスイッチング能動素子ならびに画像信号メモリ素子の数を大幅に削減する。 - 特許庁

To provide a manufacturing method for a magnetic memory comprising a plurality of small magnetic memory elements of low power consumption wherein a magnetized state recorded in a memory layer is stable even if a pattern is micronized.例文帳に追加

パターンが微細化しても、メモリ層に記録された磁化状態が安定に存在し、かつ消費電力が小さい複数の磁気メモリ素子からなる磁気メモリの製造方法を提供する。 - 特許庁

Thus, the sum of a signal propagation time from a transmission unit 5 to the selected memory element and a signal propagation time from the selected memory element to a receiving unit 6 is made the same for all the memory elements.例文帳に追加

送信ユニット（５）から選択メモリ素子への信号伝搬時間と選択メモリ素子から受信ユニット（６）への信号伝搬時間の和がすべてのメモリ素子について同じとなる。 - 特許庁

The optical head 1 includes a plurality of light emitting elements P1 to Px, and a defect address recording memory 10 storing address ADR that assigns a plurality of effective light emitting elements while avoiding defective light emitting elements.例文帳に追加

光ヘッド１は、複数の発光素子Ｐ１〜Ｐｘと、欠陥発光素子を避けて複数の有効発光素子を割り当てるアドレスＡＤＲを記憶した欠陥アドレス記録メモリ１０を備える。 - 特許庁

The semaphore 116 is operative to manage the exclusive access to the memory 114 shared by a plurality of processing elements.例文帳に追加

セマフォ116の動作は、複数の処理要素によって共有されるメモリ114への排他的アクセスを管理する。 - 特許庁

By constituting the memory elements 30 so as to transmit the memorized printing information when they receives a prescribed signal set for transmitting the printing information, it is possible to transmits the prescribed signal to the memory elements 30 and receive the printing information transmitted from the memory elements 30.例文帳に追加

記憶素子３０を、印刷用情報を送信させるために設定された所定の信号を受信したときに記憶している印刷用情報を送信するよう構成すれば、所定の信号を記憶素子３０に向けて出力し、この信号に対して記憶素子３０から送信される印刷用情報を受信することができる。 - 特許庁

In the test system, the plurality of routes to connect the plurality of synchronizing memory elements are partially overlapped.例文帳に追加

テストシステムでは、複数の同期式記憶素子間を接続する複数の経路が部分的に重なっている。 - 特許庁

A shift register 71 is used to input the wiring information to the magnetic memory elements MTJ1 to MTJn.例文帳に追加

磁気記憶素子ＭＴＪ１〜ＭＴＪｎには、シフトレジスタ７１を用いて結線情報を入力する。 - 特許庁

The memory cell array MCA is arranged in the 2nd region and composed of cells having MTJ elements.例文帳に追加

メモリセルアレイＭＣＡは、第２領域内に配設され、ＭＴＪ素子を有する複数のセルから構成される。 - 特許庁

A left image L and a right image R are obtained by the optical elements and inputted in a main memory (a step 43).例文帳に追加

光学部材によって左画像Ｌおよび右画像Ｒが得られ，メインメモリに入力する（ステップ43）。 - 特許庁

Further, the number of elements is reduced by constituting a memory circuit of a dynamic type, to attain high definition.例文帳に追加

さらにメモリ回路をダイナミック型で構成することで素子数を低減して高精細化を実現する。 - 特許庁

The rendering memory stores one-dimensional, two-dimensional and three- dimensional arrays, which have a plurality of elements.例文帳に追加

レンダリングメモリは、複数の要素をそれぞれ有する、一次元、二次元、および三次元のアレイを格納する。 - 特許庁

The pin layer 12, insulating layer 13 and a memory layer are laminated on the tunnel magnetic resistance elements.例文帳に追加

上記トンネル磁気抵抗素子には、ピン層１２、絶縁層１３及びメモリ層１１が積層されている。 - 特許庁

Further, the number of elements is decreased by composing the memory circuit of a dynamic type, for attaining high definition.例文帳に追加

さらにメモリ回路をダイナミック型で構成することで素子数を低減して高精細化を実現する。 - 特許庁

The memory stores information about components used in a power storage device including a plurality of power storage elements.例文帳に追加

メモリは、複数の蓄電素子を含む蓄電装置で用いられた部品に関する情報を記憶する。 - 特許庁

To provide a method of manufacturing flash memory elements which prevents a polysilicon film from residing at gate etching.例文帳に追加

ゲートエッチングの際にポリシリコン膜の残留を防止するためのフラッシュメモリ素子の製造方法を提供する。 - 特許庁

A data storage device (110) includes a cross point array (112) of a resistive memory device (114), and a plurality of cut-off elements (120).例文帳に追加

データ記憶デバイス(110)は、抵抗性メモリ素子(114)のクロスポイントアレイ(112)と、複数の遮断素子(120)とを含む。 - 特許庁

A memory controller monitors a semaphore reservation state for exclusive access by processing elements 102a, 102b.例文帳に追加

処理要素102a、102bによる排他的アクセスのためのセマフォ予約状態は、メモリ制御装置によって監視される。 - 特許庁

The inference engine infers the DPC code and the DRG number by using the working memory elements and the rule.例文帳に追加

推論エンジンは、ワーキングメモリ要素とルールとを用いてＤＰＣコードやＤＲＧナンバーを推論する。 - 特許庁

To raise the reliability of programming and erasing of nonvolatile memory elements.例文帳に追加

本願発明の不揮発性メモリ素子に対するプログラミングおよび消去処理の信頼性の向上を図ること。 - 特許庁

For instance, the e-Fuse elements 11 are respectively arranged in memory cells FC00, FC01, ..., FC11.例文帳に追加

たとえば、メモリセルＦＣ００，ＦＣ０１，…，ＦＣ１１には、それぞれ、ｅ−Ｆｕｓｅ素子１１が設けられている。 - 特許庁

The control part 24 displays the display elements based on the screen data and accepts the operations to the display elements during replacing the memory card 32, and when the memory card 32 is replaced, the control part 24 displays the display elements including a new character string with reference to new table data.例文帳に追加

また、制御部２４は、メモリカード３２を交換する間も、画面データに基づいて、表示要素を表示し、表示要素への操作を受け付けており、メモリカード３２が交換されると、新たなテーブルデータを参照して、新たな文字列を含む表示要素を表示する。 - 特許庁

A memory cell information generation part 2 acquires physical terminal coordinates, physical terminal names, logical terminal names and layout data of memory cells, and correspondingly identifies parasitic elements parasitizing the wiring of the memory cells and generates memory cell information including the physical terminal names and representing physical properties of and connection relationships between internal and parasitic elements of the memory cells.例文帳に追加

メモリセル情報生成部２は、メモリセルの物理端子座標、物理端子名および論理端子名とレイアウトデータを取得して、これらに基づいて、メモリセルの配線に寄生する寄生素子の特定と、物理端子名を含みメモリセルの内部の素子および寄生素子についての物性および接続関係を表わしたメモリセル情報の生成とを行なう。 - 特許庁

The memory device is provided in which memory elements each being equipped with at least one thin film transistor having an oxide semiconductor layer are arranged in a matrix.例文帳に追加

酸化物半導体層を有する薄膜トランジスタが少なくとも一つ設けられた記憶素子を、マトリクス状に配置した記憶装置を提供する。 - 特許庁

To provide a phase changing memory advantageous to planar layout and operation control by highly integrating phase changing memory elements to secure a sufficient writing current.例文帳に追加

相変化メモリ素子を高集積化して十分な書込み電流を確保し、平面レイアウトや動作制御の面において有利な相変化メモリを提供する。 - 特許庁

To provide a manufacturing method for a nonvolatile magnetic memory which reduces dispersion of characteristics between TMR elements and has high manufacturing yield, and to provide structure of the nonvolatile magnetic memory.例文帳に追加

ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。 - 特許庁

The semiconductor package constituting a memory card 1 includes semiconductor elements such as a memory element 13 mounted on an element mounting part 10 of a wiring board 2.例文帳に追加

メモリカード１を構成する半導体パッケージは、配線基板２の素子搭載部１０に搭載されたメモリ素子１３等の半導体素子を備える。 - 特許庁

To provide a manufacturing method for a nonvolatile magnetic memory which reduces characteristic irregularities between TMR elements and offer high manufacturing yield, and to provide the structure of the nonvolatile magnetic memory.例文帳に追加

ＴＭＲ素子間の特性のばらつきを低減でき、かつ製造歩留まりの高い不揮発性磁気メモリの製造方法およびその構造を提供する。 - 特許庁

A memory device 1 comprises a plurality of memory elements 21, and a driving part which carries out a resistance changing operation (a set operation or a reset operation) and a reading operation.例文帳に追加

記憶装置１は、複数の記憶素子２１と、抵抗変化動作（セット動作またはリセット動作）と読み出し動作とを行う駆動部とを備えている。 - 特許庁

In the memory cell forming region for a phase change memory wherein a MISFET is used as a memory cell selecting transistor QM, a phase change material layer CG is common to the memory cells comprising resistance elements R using the phase change material.例文帳に追加

ＭＩＳＦＥＴをメモリセル選択用トランジスタＱＭとして用いる相変化メモリのメモリセル形成領域において、相変化材料を用いた抵抗素子Ｒからなるメモリセルの相変化材料層ＣＧを共通化する。 - 特許庁

The ECC memory module 500 is configured such that part of memory elements 501, 502, 503 constituting the ECC memory module and an element for storing parity bits are integrated and mounted by using a memory element with twice the density and twice the bit configuration.例文帳に追加

ＥＣＣメモリモジュールを構成するメモリ素子中の一部とパリティビットを保存するための素子を、２倍のデンシティ及び２倍のビット構成を有するメモリ素子を利用して統合構成して実装するＥＣＣメモリモジュールである。 - 特許庁