「memory elements」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

A CPU 2 plots a triangular diagram 200A having the respective sides of a triangle as data element axes on a display part 7 and a triangular diagram graph 200 is plotted by displaying respective plots P1-P4 expressing a plurality of sequential data having three data elements stored on a list data memory 9d inside the triangular diagram 200A concerning these sequential data.例文帳に追加

ＣＰＵ２は、三角形の各辺をデータ要素軸とする三角図２００Ａを表示部７に描画し、リストデータメモリ９ｄに記憶されている３つのデータ要素を持つ複数の系列データについて、これらの系列データを表す各プロットＰ１〜Ｐ４を、前記三角図２００Ａ内に表示することによって三角図グラフ２００を描画する。 - 特許庁

When the calculated data read- out coordinates are determined to be positioned in the center of the picture elements, whether the picture element for the data read-out coordinates is a white picture element or a black picture element, out of a binary image recorded in a memory 704, is judged by a white-or-black judging part 720 for the read-out picture element, so as to output data.例文帳に追加

そして、算出されたデータ読取座標が上記イメージを構成する画素の中央に位置するものと判定されたとき、読取画素白黒判定部７２０により、メモリ７０４に記録されている２値イメージのうち、上記データ読取座標に対する画素が白画素であるか黒画素であるかを判定して、データを出力する。 - 特許庁

The magnetic random access memory disclosed herein includes a magneto-resistance effect element MTJ, a write line 42 for providing a magnetic field for data write to the magneto-resistance effect element MTJ, and a means Is2 for increasing the temperature of the magneto-resistance effect element MTJ more than that of other magneto-resistance effect elements during the data write.例文帳に追加

本発明の例に関わる磁気ランダムアクセスメモリは、磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子ＭＴＪにデータ書き込みのための磁場を与える書き込み線４２と、データ書き込みを行っている間、磁気抵抗効果素子ＭＴＪの温度をそれ以外の磁気抵抗効果素子の温度よりも高くする手段Ｉｓ２とを備える。 - 特許庁

Computer components such as CPU 6, memory IC 10 and input/ output interface 14 are built in a cubic casing 4 and signal transmitting elements 22 and 24, to which the input/output interface of the adjacent computer is to be cordlessly combined when being adjacent to the other computer of the same structure, are arranged inside the respective six faces of the casing 4.例文帳に追加

立方体形状のケーシング４に、ＣＰＵ６やメモリＩＣ１０及び入出力インターフェース１４などのコンピュータ構成要素が内蔵され、ケーシング４の六面の各々の内側に、他の同じ構造のコンピュータと隣接したとき、隣接したコンピュータの入出力インターフェースがコードレスで結合するための信号伝達素子２２，２４が配設されている。 - 特許庁

The liquid crystal display device in this invention is the one 20 provided with the data storage function having electric field effect transistors as active elements, and is characterized by that pixel circuits 261 have a data holding function and a data reading function, or the data holding function (memory transistors STij) and the data reading function are added thereto.例文帳に追加

本発明の液晶表示装置は、電界効果型トランジスタを能動素子として有するデータ記憶機能付き液晶表示装置２０であって、画素回路２６１は、データ保持機能およびデータ読出し機能を有し、または画素回路２６１には、データ保持機能（メモリ用トランジスタＳＴ_ij）およびデータ読出し機能が付属してなることを特徴とする。 - 特許庁

The signal processor 1 includes: a data register 12 for storing data to be calculated; a plurality of calculators 11-1 to 11-m for calculating data stored in the data register 12 in parallel; and a controller 13 for controlling the calculation by the plurality of computing elements 11-1 to 11-m in response to a program stored in an instruction memory 14.例文帳に追加

信号処理装置１は、演算対象のデータを記憶するデータレジスタ１２と、データレジスタ１２に記憶されたデータを並列に演算可能な複数の演算器１１−１〜１１−ｍと、命令メモリ１４に記憶されたプログラムに応じて複数の演算器１１−１〜１１−ｍによる演算を制御するコントローラ１３とを含む。 - 特許庁

A motor control circuit 8 of a microcomputer 2 detects a rotor rotating position of a motor 6 from Hall elements 6Ha, 6Hb and 6Hc, reads waveform data of a sine waveform from a waveform memory 31 at timing decided on the basis of the rotating position signal, and outputs voltage signals according to the waveform data to windings 6u, 6v and 6w of the motor 6 via an inverter circuit 5.例文帳に追加

マイコン２のモータ制御回路８は、ホール素子６Ｈａ，６Ｈｂ，６Ｈｃによりモータ６のロータ回転位置を検出し、その回転位置信号に基づいて決定したタイミングで波形メモリ３１より正弦波状の波形データを読み出し、その波形データに応じた電圧信号を、インバータ回路５を介してモータ６の巻線６ｕ，６ｖ，６ｗに出力する。 - 特許庁

A parameter table which describes in time series control data corresponding to a voltage to be applied respectively on ion transport constituent elements such as a first stage quadrupole, a multiple pole ion guide arranged in a collision cell, and a third stage quadrupole is generated at a data generating part 400 constructed of a CPU, and is held in a table holding part 411 being an external memory by DMA transmission.例文帳に追加

第１段四重極、コリジョンセル内に配設された多重極イオンガイド、第３段四重極などのイオン輸送構成要素にそれぞれの印加する電圧に対応した制御データを時系列的に記述したパラメータテーブルをＣＰＵにより構成されるデータ生成部４００で生成し、ＤＭＡ転送で外部メモリであるテーブル保持部４１１に保持する。 - 特許庁

As minute potential difference can be detected by using a sense amplifier 101 of a differential type for read-out and inputting potentials of a Data line and a DataX line to its input IN+ and IN-, data of a pair of non-volatile memory elements having small difference of threshold values of a depression state in which write-in is shallow and an enhancement state can be read out.例文帳に追加

読み出しには差動型のセンスアンプ１０１を使用しその入力ＩＮ＋とＩＮ−にそれぞれＤａｔａ線とＤａｔａＸ線の電位を入力することで、わずかな電位差も検出することができるので、書き込みの浅いすなわちデプレッション状態とエンハンスメント状態のしきい値の差が小さな不揮発性メモリ素子対のデータも読み出し可能となる。 - 特許庁

The semiconductor device comprises a memory cell transistor 2 and a peripheral circuit Vcc system transistor 3 having a trench 7 for isolating elements and a thermal oxide film 10 of first thickness, and a peripheral circuit Vpp system transistor 4 including a thermal oxide film 9 of second thickness thicker than the first thickness formed before the trench 7 is formed.例文帳に追加

本発明に係る半導体装置は、素子間を分離するトレンチ７と、第１の厚みの熱酸化膜１０を有するメモリセルトランジスタ２および周辺回路Ｖｃｃ系トランジスタ３と、第１の厚みよりも大きい第２の厚みを有しトレンチ７の形成前に形成された熱酸化膜９と熱酸化膜１０とを含む周辺回路Ｖｐｐ系トランジスタ４とを備える。 - 特許庁

A recording thin film 3 is formed between a first electrode 1 and a second electrode 4, and a memory element 10 contains any one from among elements Cu, Ag and Zn with its size as 70 nm or less, at a layer 2 containing at least oxygen and rare earth in the recording thin film 3 that is within or adjacent to the recording thin film 3.例文帳に追加

第１の電極１と第２の電極４との間に記憶用薄膜３が挟まれて構成され、この記憶用薄膜３に少なくとも酸素と希土類元素とを有して成り、記憶用薄膜３内もしくは記憶用薄膜３と接している層２に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、素子サイズが７０ｎｍ以下である記憶素子１０を構成する。 - 特許庁

A head positioning mechanism part having a suspension arm rocked by a main actuator interposed in the radial direction of a disk memory medium is newly provided with a finely positioning mechanism where at least, two beam parts 43 are plate-like matter consisting of piezoelectric elements 41 and the plate-like matters constitute two walls in parallel in the longitudinal direction of the suspension arm 5 provided with a head part.例文帳に追加

ディスク状記憶媒体の半径方向に主となるアクチュエータにて揺動するサスペンションアームを介したヘッド位置決め機構部において、少なくとも２つ梁部４３が圧電素子４１から構成される板状体であり、ヘッド部を備えたサスペンションアーム５の長手方向に、前記板状体が平行に双璧を構成する微小位置決め機構を新たに備える。 - 特許庁

Means, such as tapes, disks, cards, semiconductor elements, etc., for memory to be used as teaching materials which occasionally cause of the pause of the reproduction of the contents recorded thereto when such contents are reproduced are used by considering the fact that the only solution for the improvement of the efficiency of the education and learning of the foreign languages is to let a learning person to be enthusiastic about the learning.例文帳に追加

その課題の解決には、外国語の教育とか学習の効率を良くするために、学習者に熱中させればよいと考えて、教材として用いる、メモリー用のテープやディスクやカードや半導体素子などに記録された内容を再生した時に、その再生が時々休止するものを用いると言う手段を用いることにしたと言うわけである。 - 特許庁

The image reading apparatus includes a sensor having a plurality of image pickup elements, a correcting section for correcting each of pixel data of the image data of the read image, according to the characteristics of each image pickup element, and a memory as an SDRAM for storing a plurality of kinds of correction data including a plurality of correction value data to be used in correction processing and different corresponding to each of the plurality of reading modes.例文帳に追加

画像読取装置は、複数の撮像素子を有するセンサーと、読み取った画像の画像データの各画素データに対して、撮像素子ごとの特性に応じた補正処理を行う補正部と、補正処理を行う際に用いる複数の補正値データを含む補正データであって、複数種の読取モード毎に対応した異なる複数種の補正データを格納するＳＤＲＡＭであるメモリーとを備える。 - 特許庁

The programming circuit 102 operates in the 2nd programming mode following the 1st programming mode, and applies the writing pulses having the writing capabilities equal to the last writing pulses used in the 1st programming mode or smaller to the memory elements having the thresholds lower than the 2nd reference voltage which is higher than the 1st reference voltage, until the thresholds become equal to the 2nd reference voltage or higher.例文帳に追加

プログラム回路１０２は、第１のプログラミングモードに後続して、第２のプログラミングモードで動作し、第１の基準電圧よりも高い第２の基準電圧よりも低いしきい値を有する記憶素子に、そのしきい値が第２の基準電圧以上となるまで、第１のプログラミングモード動作した際の最終書込みパルスの書込み能力と同じか又はそれよりも低い書込み能力を有する書込みパルスを印加する。 - 特許庁

The apparatus for transmitting data in a communication system includes a buffer descriptor (BD) generator for generating a BD referencing constituent elements constituting second type data, if there is first type data to be transmitted, and a direct memory access (DMA) controller for controlling the apparatus so as to generate the second type data from the first type data according to the BD and to transmit the generated second type data.例文帳に追加

本発明は、通信システムにおけるデータ送信装置であって、送信する第１のタイプのデータが発生すると、第２のタイプのデータを構成する構成エレメントを参照してバッファディスクリプタ(ＢＤ)を生成するＢＤ生成器と、第１のタイプのデータをＢＤに対応して第２のタイプのデータとして生成して送信するように制御する直接メモリ接続(ＤＭＡ)制御器と、を含むことを特徴とする。 - 特許庁

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

In an ultrasound receive beamformer 301, signals from two or more aperture elements are multiplexed at the input 107 of each beamformer channel 303, stored in different portions of a delay memory 309, delayed and apodized (313) in a time-multiplexed fashion, demultiplexed (312) at the output of the channel 303, and summed in different summation units 335 running at an upsampled rate.例文帳に追加

超音波受信ビームフォーマ３０１において、２つまたはそれ以上の開口素子からの信号が、各々のビームフォーマチャネル３０３の入力１０７において多重化（３０８）され、遅延メモリ３０９の異なる部分に保存され、遅延され、時分割多重方式でアポダイゼーション（３１３）され、そのチャネル３０３の出力において多重分離（３１２）され、アップサンプリングされたレートで動作する異なる加算部３３５において加算される。 - 特許庁

Resin-made core/clad members 20 each having a resin-made core layer or/and a resin-made clad layer are prepared as constituent elements of the optical memory element and stacked across adhesives 8 made of desirable setting resin materials without hardening the adhesive 8, which are hardened together at a time to adhere the respective resin-made core/clad members 20.例文帳に追加

光メモリ素子の構成要素として樹脂製コア層又は樹脂製クラッド層もしくはその両方を有して成る樹脂製コア／クラッド部材２０を複数個用意し、これらの各樹脂製コア／クラッド部材２０を、所望の硬化性樹脂材からなる接着剤８を介しその接着剤８を硬化させずに積層してゆき、各樹脂製コア／クラッド部材２０間の各接着剤８を一括して硬化させて各樹脂製コア／クラッド部材２０を接着する。 - 特許庁

The page buffer of the nonvolatile memory device includes a first register having a first input part receiving an input of program data a second input part receiving an input of erased data, first and second charging elements are set respectively in the first and the second input part so that program data or erasing data are inputted to the first or the second input part gradually at the time of check board program.例文帳に追加

本発明の不揮発性メモリ装置のページバッファは、プログラムデータの入力を受けた第１入力部と消去データの入力を受ける第２入力部を有する第１レジスタを含み、チェックボードプログラムの際にプログラムデータあるいは消去データがゆっくり前記第１または第２入力部に入力されるように、前記第１および第２入力部それぞれには第１および第２充電素子が設置されることを特徴とする。 - 特許庁

b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods 例文帳に追加

ロ　マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム