「memory elements」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

A parallel processing processor system 203 includes a plurality of processor elements (PE1 to PE3) each of which has a DSP 301, an instruction cache 302, and a local memory 303 for image, and a shared memory 304.例文帳に追加

並列処理プロセッサシステム２０３は、それぞれＤＳＰ３０１、命令キャッシュ３０２、画像用ローカルメモリ３０３を含む複数のプロセッサエレメント（ＰＥ１〜ＰＥ３）と、共有メモリ３０４とを備える。 - 特許庁

The memory part 1 is provided with a line memory for a buffer, which corrects sub-scanning-direction displacement between the odd-numbered dot exposure element and the even-numbered dot exposure element, when the exposure elements are arranged in the staggered pattern.例文帳に追加

奇数ドットメモリ部１には、露光素子を千鳥配列型とした場合の、奇数ドット露光素子と偶数ドット露光素子の副走査方向ずれ分を補正するバッファ用のラインメモリを設ける。 - 特許庁

A computing unit 60 obtains correction values for the frequencies of turning on by multiplying the frequencies of turning on of the heating elements stored in the data memory 50 by the correction coefficients read from the correction coefficient memory 40.例文帳に追加

演算ユニット６０はデータメモリ５０に記憶された各発熱体についてのオン回数に、補正係数メモリ４０から読み出した補正係数を乗算することにより、各オン回数の補正値を得る。 - 特許庁

To reduce power consumption of a nonvolatile memory device which has a selection element such as a diode or the like on metal wiring, and is constituted by stacking storage elements such as a phase change memory and the like on the selection element.例文帳に追加

金属配線上にダイオード等の選択素子を有し、選択素子上に相変化メモリ等の記憶素子を積層することにより構成される不揮発性記憶装置の消費電力を低減する。 - 特許庁

Constituent elements of a memory for an integrated circuit are mounted as a plurality of relatively small memory sub-arrays, thus enhancing the flexibility when a designer lays out the sub-arrays within the integrated circuit.例文帳に追加

集積回路のメモリ構成要素は複数の比較的小さいメモリ・サブアレイとして実装され、これによって設計者が集積回路内にサブアレイを配置する際の柔軟性を高めることができる。 - 特許庁

In this organic memory device, the same electrode material is used for a lower electrode 6 of the organic memory 8 and source/drain electrodes 4 and 5 of the organic FET 7, so that no resistance is produced when the elements are connected.例文帳に追加

本発明の有機メモリー装置では、有機メモリー８の下部電極６と有機FET７のソース・ドレイン電極４・５の電極材料が同一のため、素子間の接続の際、抵抗が生じない。 - 特許庁

In memory cell arrays MA0-3, memory cells MC in which rectifiers Di and variable resistive elements VR are connected in series are arranged on intersection points of a plurality of bit lines BL and word lines WL.例文帳に追加

メモリセルアレイＭＡ０−３は、整流素子Ｄｉと可変抵抗素子ＶＲとを直列接続してなるメモリセルＭＣを複数のビット線ＢＬ及びワード線ＷＬの交差部に配置してなる。 - 特許庁

The nonvolatile semiconductor memory cell 4 has a select transistor Tr41, and three memory elements Tr42, Tr43, Tr44 arranged in order at a transistor formation portion 40 in a vertical direction (in a longitudinal direction).例文帳に追加

不揮発性半導体メモリセル４には、セレクトトランジスタＴｒ４１と、３つのメモリ素子Ｔｒ４２、Ｔｒ４３、Ｔｒ４４とをトランジスタ形成部４０に上下方向（縦方向）に順に配置する。 - 特許庁

Dispersion of finished size of elements is improved in spare memory cell parts which are arranged often at a periphery part of an array, the rate of success in the case of relieving by performing replacement by a spare memory cell is improved.例文帳に追加

アレイ周辺部分に配置されることが多いスペアメモリセル部分が、素子の仕上り寸法のばらつきに強くなり、スペアメモリセルに置換して救済するばあいの成功率が向上する。 - 特許庁

Next the bits of the (M-1)th parallel data stream are shifted by an amount of one memory element so as to occupy the memory elements connected to each other, and the mutually connected bits are written simultaneously in the (M-1)th resistor.例文帳に追加

次に、M-1番目の並列データストリームのビットが相互接続されたメモリ要素を占めるように、1メモリ要素分シフトされ、相互接続されたビットが同時にM-1番目のレジスタへ書込まれる。 - 特許庁

To provide a memory in which a packaging area is reduced and whose yield is improved by reducing the number of elements and the load on peripheral circuits is reduced, and the driving method of the memory.例文帳に追加

素子数の低減を図って、実装面積の縮小や歩留まりの向上を実現し、さらに、周辺回路の負担を低減したメモリ及びその駆動方法を提供することを課題とする。 - 特許庁

In the method for manufacturing a semiconductor device having a semiconductor memory including a plurality of nonvolatile memory elements, a mask having a light transmitter allowing passage of an electron beam therethrough and a light shielding part blocking passage of the electron beam therethrough is formed on the semiconductor memory, and the electron beam is applied onto the mask so that the electron beam is selectively applied only to some of the plurality of nonvolatile memory elements.例文帳に追加

複数の不揮発性記憶素子を含む半導体メモリを有する半導体装置の製造方法であって、電子線を透過させる透過部と電子線を遮光する遮光部とを有するマスクを半導体メモリ上に形成して、電子線を照射することにより、複数の不揮発性記憶素子のうちの一部の不揮発性記憶素子に選択的に電子線を照射することを含む。 - 特許庁

To provide a semiconductor device having a memory element, and which is manufactured by a simplified manufacturing process, and reduces the area of capacitance elements.例文帳に追加

作製工程が簡略化され、容量素子の面積が縮小化されたメモリ素子を有する半導体装置を提供することを課題とする。 - 特許庁

A multi-processor system capable to dynamically change a routing table without stopping the execution of this system, is obtained and it is provided with a redundant path configured by connecting a plurality of processor elements and memory controllers and routers to each other.例文帳に追加

本発明は、システムの実行を停止せずに、動的にルーティングテーブルの変更を行うことができるマルチプロセッサシステムを得る。 - 特許庁

The memory includes phase change elements 107, contacting the conductive lines 208 and formed self-aligned for the conductive lines 208.例文帳に追加

上記メモリは、上記各導線２０８に接触し、上記各導線２０８に対し自己整合的に形成された各相変化素子１０７を含む。 - 特許庁

The heating elements 9 are connected to second wiring layers 10 different from the wiring layer 5 and are provided to correspond to the memory chips 6.例文帳に追加

加熱素子９は、配線層５とは異なる第２の配線層１０に接続されているとともに、メモリ素子６に対応して設けられている。 - 特許庁

The offset voltage of the analog buffer circuit can be adjusted by changing the element characteristics of the non-volatile memory elements 131, 132, 133, ....例文帳に追加

不揮発性メモリ素子１３１，１３２，１３３，…の素子特性の変更して、アナログバッファ回路のオフセット電圧を調整することが可能になっている。 - 特許庁

Consequently, deterioration in data reading accuracy due to variation of elements is prevented without lowering a cell occupancy rate of the first memory cells 101.例文帳に追加

それにより、第１のメモリセル１０１のセル占有率を落とさずに、素子ばらつきによるデータ読み出し精度の悪化を抑制することができる。 - 特許庁

To provide a new Ti-based shape memory alloy where Ni whose use as a biomaterial is mostly avoided is excluded from the elements constituting the alloy.例文帳に追加

生体用として忌避されることの多いＮｉを合金の構成元素から除いた新規なＴｉ基形状記憶合金を提供すること。 - 特許庁

The reception beam of a main antenna 1 being a phased array antenna provided with a plurality of antenna elements is digitally converted and then stored in a beam memory 55.例文帳に追加

複数のアンテナ素子を備えるフェーズドアレイアンテナである主アンテナ１の受信ビームをディジタル変換したのち、ビームメモリ５５に記憶させる。 - 特許庁

To provide an inspection apparatus and inspection method for automatically inspecting the electric characteristics of CCDs since the CCD inspection apparatus is less automated than inspection apparatuses for semiconductor integrated circuits such as memory circuit elements.例文帳に追加

ＣＣＤ素子の検査装置はメモリ回路素子等の半導体集積回路と比較すれば検査装置の自動化が遅れている。 - 特許庁

To provide a method for manufacturing a semiconductor integrated circuit device, in which manufacturing efficiency is improved while maintaining high reliability of nonvolatile memory elements.例文帳に追加

不揮発性記憶素子の高信頼性を維持しつつ、製造効率を改善した半導体集積回路装置の製造方法を提供する。 - 特許庁

To provide an element isolation film formation method for a semiconductor memory element for saving process costs, and for improving the reliability of elements.例文帳に追加

工程コストを節減し且つ素子の信頼性を向上させることができる、半導体メモリ素子の素子分離膜形成方法を提供すること。 - 特許庁

To secure data in a memory cell without making the constitution of a power source complicated nor increasing a standby current, even when load elements are made unnecessary.例文帳に追加

負荷素子を不要にしても電源構成を複雑にすることも、スタンバイ電流を増加させることなく、メモリセルのデータを保持できるようにする。 - 特許庁

To increase the number of regular memory cells formed in a prescribed area on a semiconductor substrate by reducing the number of elements required for a redundant circuit.例文帳に追加

冗長回路に必要となる素子数を減少し、半導体基板上の所定面積に構成されるレギュラーメモリセル数の増大を図る。 - 特許庁

The memory elements are disposed on a multilayer array in an interface region at cross points between the side face of the conductive stripe chip on the stack and the conductive lines.例文帳に追加

記憶素子は、スタック上の電導性帯片の側面と導電線との間の交点における界面領域の多層アレイに設けられる。 - 特許庁

The data memory section 35 stores a plurality of pieces of characteristic data which is measured beforehand in relation to each of LED elements forming an LED array 31.例文帳に追加

データ記憶部３５は、ＬＥＤアレイ３１を構成する各ＬＥＤ素子に関し、予め測定された複数の特性データを記憶する。 - 特許庁

To improve area efficiency of a redundant circuit by sharply reducing the number of all spare elements without reducing relives efficiency of a defective memory cells of a DRAM.例文帳に追加

ＤＲＡＭの不良メモリセルの救済効率を落とすことなく総スペアエレメント数を激減させ、冗長回路の面積効率を向上させる。 - 特許庁

To provide constitution of a thin film magnetic memory device which is not affected by manufacturing irregularities of tunnel magnetic resistive elements and in which data read margin can be secured.例文帳に追加

トンネル磁気抵抗素子の製造ばらつきに左右されず、データ読出マージンを確保できる薄膜磁性体記憶装置の構成を提供する。 - 特許庁

To provide an NC working simulation method and NC working simulation method for making it unnecessary to provide a large capacity of memory, and for making it possible to confirm interference between mechanical elements, or to confirm the interference between the mechanical elements several times by storing the movement path of the mechanical elements.例文帳に追加

機械要素の移動経路を記憶することにより、大容量のメモリが必要でなくなり、かつ、機械要素間の干渉を確認することができ、又、機械要素間の干渉を何度も確認することができるＮＣ加工シミュレーション方法及びＮＣ加工シミュレーション装置を提供する。 - 特許庁

To provide a nonvolatile memory element capable of being fabricated by a simple process and realizing stabilized recording/reproducing operation by decreasing the number of initially rejectable nonvolatile memory elements, and to provide convenient nonvolatile memory circuit and nonvolatile memory card and a recorder employing them.例文帳に追加

初期不良となる不揮発性記憶素子の数を低減し、安定した記録再生動作を実現することが可能であり、かつ、簡単なプロセスで形成可能な不揮発性記憶素子、不揮発性記憶回路、および利便性に優れた不揮発性記憶カード、および、それらを用いた記録装置を提供することにある。 - 特許庁

To provide a semiconductor memory device capable of reading data accurately even if individual difference is generated between variable resistance elements that store data and variable resistance elements for reference while preventing an increase in area.例文帳に追加

面積の増大を抑制しつつ、データを記憶する可変抵抗素子及び参照用の可変抵抗素子に個体差が生じたとしても、正確にデータを読み出すことが可能な半導体記憶装置を実現できるようにする。 - 特許庁

A reference-voltage generating circuit 71 for a D/A converter includes: an insulating substrate; non-volatile memory elements 131, 132, 133, ..., formed on the insulating substrate, and TFT elements 141, 142, 143, ..., and 151, 152, 153, ....例文帳に追加

Ｄ／Ａコンバータの基準電圧発生回路７１は、絶縁性基板と、この絶縁基板上に形成された不揮発性メモリ素子１３１，１３２，１３３，…およびＴＦＴ素子１４１，１４２，１４３，…，１５１，１５２，１５３，…を有する。 - 特許庁

To improve efficiency of processing an image having pixels per row which are larger in number than the processor elements by an image processor including a distributed memory type processor array configured by combining the plurality of processor elements in a one-dimensional manner.例文帳に追加

複数のプロセッサ要素を１次元に結合してなる分散メモリ型プロセッサアレイを備えた画像処理装置により、１行の画素数がプロセッサ要素数より多い画像を処理する場合の効率向上を図る。 - 特許庁

To provide a nonvolatile semiconductor memory in which the characteristics do not deteriorate even if memory elements are fabricated in the plane of a semiconductor substrate at a fine pitch and recording operation of 2 bits/unit memory element is ensured, and its operating method and fabrication method.例文帳に追加

半導体基板面内における半導体記憶素子のサイズの微細化を行っても、特性の劣化が少なく、かつ、単位記憶素子あたり２ビットの記録の動作が可能な不揮発性半導体記憶装置、並びにその動作方法および製造方法を提供する。 - 特許庁

To solve the problem that in magnetic memory using conventional magnetic tunnel junction(MTJ) elements, a ferro-magnetic layer forming a memory layer is magnetized in the direction of the surface inside, therefore, demagnetizing influence by the magnetic poles at both end parts increases with micronizing of the element and magnetization of the memory layer becomes unstable.例文帳に追加

従来の磁気トンネル接合（ＭＴＪ）素子を用いた磁気メモリではメモリ層となる強磁性層の磁化が面内方向であるため、素子の微細化にともない両端部の磁極による反磁界の影響が大きくなり、メモリ層の磁化が不安定になる。 - 特許庁

In a memory cell of a twin-cell-style DRAM, access transistors 22 are arranged adjacent to side faces of a capacitor 21 and the access transistors 22 are integrated with the capacitor 21 to form the memory cell, whereby an extra area between elements is eliminated, and the memory cell can be miniaturized.例文帳に追加

ツインセル方式のＤＲＡＭのメモリセル内において、キャパシタ２１の側面にアクセストランジスタ２２を隣接させ、キャパシタ２１とアクセストランジスタ２２を一体化させてメモリセルを形成することにより素子間の余分な面積を省き、メモリセルを微細化することができる。 - 特許庁

To provide a non-volatile memory element using a carrier spin injected magnetoresistive effect film that consumes only a small amount of power and does not result in malfunction even if element size and the distance between the elements are greatly reduced, and can be integrated on a large scale, and to provide a memory device using the non-volatile memory element.例文帳に追加

消費電力が小さく、素子サイズ及び素子間距離を大幅に縮小しても誤動作がなく、大規模集積化が可能な、キャリヤスピン注入型磁気抵抗効果膜を用いた不揮発性メモリー素子とそれを用いたメモリー装置を提供する。 - 特許庁

In the semiconductor storage device comprising memory with a redundant relief function, two or more non-volatile elements capable of storing data, and a decoding circuit which decodes the data from the non-volatile memory and outputs a redundant relief address to the memory, the decoding circuit is characterized by assigning the redundancy relief address to the memory in ascending order of operation to vary the data of the non-volatile memory.例文帳に追加

冗長救済機能を有したメモリと、データを記憶できる複数の不揮発性素子と、前記不揮発性素子からのデータをデコードして冗長救済アドレスを前記メモリに出力するデコード回路を有した半導体記憶装置において、前記デコード回路は、不揮発性素子のデータを変化させる動作が少ない順に冗長救済アドレスを割り当てたことを特徴とする。 - 特許庁

A correction width memory 51 and a maximum value memory 52 store variation mode data specifying modes of variation in the correction value R corresponding to positions of the plurality of electrooptical elements U arrayed in a prescribed direction.例文帳に追加

補正幅メモリ５１および最大値メモリ５２は、所定の方向に配列する複数の電気光学素子Ｕの各々の位置に応じた補正値Ｒの変動の態様を指定する変動態様データを記憶する。 - 特許庁

To provide a semiconductor storage device wherein, with a matrix array comprising a memory cell of less elements, the destruction or disturbance of data is eliminated at reading or erasing/writing of the data of memory cell.例文帳に追加

メモリセルのデータの読み出しまたは消去・書き込みにおけるデータの破壊およびディスターブを皆無とし、かつ少ない素子からなるメモリセルでマトリクスアレイを構成した半導体記憶装置を提供することを目的とする。 - 特許庁

The method also includes grouping some erase counts included in the plurality of elements into a first set and storing the erase counts associated with the first set in a memory component of the memory system.例文帳に追加

方法は、また、複数の要素に含まれるいくつかの消去カウントを第１セットにグループ分けすることと、第１セットに関連付けられた消去カウントをメモリシステムのメモリ構成要素に記憶することとを含む。 - 特許庁

The setter discrimination elements inherent to the shipped discrimination element setters respectively are written in a non-rewritable memory and a predetermined initial value relative to a variable code of the predetermined number of digits is written in a non-volatile rewritable memory.例文帳に追加

出荷する識別子設定器にそれぞれ固有の設定器識別子を書き換え不能なメモリに書き込み、所定の桁数の可変符号に対する所定の初期値を不揮発性の書き換え可能なメモリに書き込む。 - 特許庁

S2: A memory which stores the pitch error information of the light emitting elements in the MLA is prepared in a module which processes the image or in a module of a precedent stage to the module, and the information from S1 is received and stored in the memory.例文帳に追加

Ｓ２：画像処理を行うモジュール、または、それよりも前段階のモジュールにＭＬＡ内の発光素子のピッチ誤差情報を格納するメモリを持ち、Ｓ１からの情報を受信して、メモリ内に保存する。 - 特許庁

Chip IDs which are different for each semiconductor memory chip mounted on a semiconductor memory module, these chip IDs are stored in chip ID storing parts F_1 to F_n constituted of fuse elements or the like for each chip.例文帳に追加

半導体メモリモジュールに搭載された各半導体メモリチップ毎に異なるチップＩＤを設定し、このチップＩＤを、ヒューズ素子等により構成されたチップＩＤ格納部Ｆ_1〜Ｆ_nにより各チップ毎に格納する。 - 特許庁