「memory elements」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

To provide a material composition constituting using three elements a nonvolatile memory element made from perovskite transition metal oxide having a CER effect.例文帳に追加

ＣＥＲ効果を有するペロブスカイト型遷移金属酸化物からなる不揮発性メモリ素子を３元素で構成することができる材料組成を提供することを課題とする。 - 特許庁

A sealing resin 9 is molded on the second main face 2b of the circuit board 2, such that the memory elements 5 mounted in the plurality of device formation regions are sealed in a lump.例文帳に追加

複数の装置形成領域に実装されたメモリ素子５を一括して封止するように、回路基板２の第２の主面２ｂに封止樹脂９をモールドする。 - 特許庁

To obtain an SRAM memory cell comprising load elements, employing polysilicon as a basic body in which high speed operation is realized by decreasing node contact resistance using salicidation technology.例文帳に追加

サリサイデーション技術及びポリシリコンを基体とする負荷素子を有するＳＲＡＭメモリセルにおいて、ノード・コンタクト抵抗を低減し、高速動作を可能とするメモリセルを実現する。 - 特許庁

Image data which is developed based on output signals of a plurality of radiation sensing elements two-dimensionally arranged on an imaging panel 11 is written in an image memory part 20.例文帳に追加

撮像パネル１１の２次元的に配列された複数の放射線検出素子の出力信号に基づいて作成された画像データを画像メモリ部２０に書き込む。 - 特許庁

A match between the search word and stored word is indicated if the bits stored in the memory elements are complementary to the bits represented by the resistances in the access devices.例文帳に追加

メモリ素子内にストアされたビットがアクセス・デバイス内の抵抗により表されるビットに対して相補的である場合に、検索ワードとストアド・ワードの間のマッチが指示される。 - 特許庁

To provide a storage device comprising a plurality of memory elements by which the current consumption during data processing can be reduced in response to the usage and the data processing speed can be improved.例文帳に追加

記憶素子を複数含む記憶装置であり、用途に応じてデータ処理時の消費電流を低減し、かつ、データ処理速度を向上できる記憶装置、を提供する。 - 特許庁

To solve the problem that it is difficult to achieve a flaw judging and processing function by a plurality of image processing programs because it is impossible to store the image processing programs exceeding a memory size restriction by the memory size restriction of the hardware of processor elements (PE) in an image processor having a plurality of multiprocessor units each of which is composed of a plurality of the processor elements (PE).例文帳に追加

複数のプロセッサエレメント（ＰＥ）からなる複数のマルチプロセッサユニットを有する画像処理装置において、プロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約により、メモリサイズ制約を超える画像処理プログラムを格納することが不可能であることから、複数の画像処理プログラムでの欠陥判定処理機能を実現するのが困難である。 - 特許庁

Further, a mapping means for executing memory mapping of a general purpose register 5 in a two-dimensional array through the use of image information corresponding to the columns of the image pickup elements is provided and the parallel processing means simultaneously calculates image information corresponding to the columns of the image pickup elements through the use of the general purpose register memory-mapped by the mapping means.例文帳に追加

さらに、汎用レジスタ５を撮像素子の列に対応する画像情報と各画像情報の精度とを用いて２次元配列状にメモリマッピングを行うマッピング手段とを備え、並列処理手段はマッピング手段によりメモリマッピングされた汎用レジスタを用いて撮像素子の列に対応する画像情報を同時に演算する。 - 特許庁

A source terminal of a first nonvolatile memory element 21 is connected to a first power source line 16, a source terminal of a second nonvolatile memory element 22 is connected to a second power source line 17, drain terminals of the nonvolatile memory elements 21, 22 are connected mutually, and a data output terminal 24 is provided at its connection path 23.例文帳に追加

第１の不揮発性メモリ素子２１のソース端子を第１の電源線１６に、第２の不揮発性メモリ素子２２のソース端子を第２の電源線１７にそれぞれ接続し、その各不揮発性メモリ素子２１，２２のドレイン端子同士を接続して、その接続経路２３にデータ出力端子２４を設ける。 - 特許庁

Out of the first data to M-th data constituting the M value data, the M-th data are held by the memory element in an erasure state before write-in operation is performed for the memory element, in the first data, the physical burdens applied to the memory elements for writing are the largest out of the M-th value data.例文帳に追加

Ｍ値のデータを構成する第１データ〜第Ｍデータのうち、第Ｍデータは、記憶素子に対して書き込み動作が行われる以前の消去状態において記憶素子が保持するデータであり、第１データは、Ｍ値のデータのうちで最も書き込みのために記憶素子に与える物理的負担が大きいデータである。 - 特許庁

The write circuit 8 ends the voltage application or current supply to the memory cells when the applied voltage or supplied current to the memory cells reaches a certain level which appears after the end of data erasing or writing, depending on the resistance changes of the variable resistor elements in the selected memory cells.例文帳に追加

書き込み回路８は、選択されたメモリセルの可変抵抗素子の抵抗値の変化態様に応じて、メモリセルへの印加電圧又は供給電流がデータの消去又は書き込みの終了後に現れる一定レベルに到達したときに、メモリセルへの電圧印加又は電流供給を終了する。 - 特許庁

Based on the detected transit time and current speed as well as the relationship data in the first memory (51), a set value for the amount of firing chemical is deduced, for deduced various firing elements, and based on the second memory (52) along with the deduced set value, an initial speed is deduced.例文帳に追加

また、検出通過時間及び検出存速と第１メモリ（51）の関係データとに基づいて発射薬量の設定値を導出し、発射諸元を導出すると共に、導出した設定値から第２メモリ（52）に基づいて初速を導出する。 - 特許庁

A synchronizing circuit is fabricated by directly inputting the same clock signals to the all memory elements used for capturing external video signals, and an edge trigger flip-flop is employed to the memory element and is connected in series to configure a shift register.例文帳に追加

外部からの映像信号の取り込み動作に使う記憶素子全てに同一のクロックを直接入力することで同期回路化した上で、記憶素子にエッジトリガフリップフロップを採用し、これらを直列に接続してシフトレジスタを形成する。 - 特許庁

In the period of the first half of the display period of one V, addresses of positions where display elements 22 exist are outputted from a memory control part 37 as read-out addresses and display data having these addresses are read out from a memory to be displayed on a display board 39.例文帳に追加

１Ｖの表示期間の前半の期間に、メモリ制御部３７から表示素子２２の存在する位置のアドレスが読み出しアドレスとして出力され、そのアドレスの表示データがメモリから読み出されて表示盤３９に表示される。 - 特許庁

The semiconductor integrated circuit comprises nonvolatile memory elements (PM1, PM2) which have first electrodes, first drain electrodes, floating gate electrodes and control gate electrodes and can have different threshold voltages, and read transistor elements DM1, DM2 which have second source electrodes and second drain electrodes, use the floating gate electrodes as gate electrodes and can have different mutual conductances, according to the threshold voltages of the nonvolatile memory elements.例文帳に追加

半導体集積回路は、第１ソース電極、第１ドレイン電極、フローティングゲート電極及びコントロールゲート電極を有し、異なる閾値電圧を持つ事が可能な不揮発性記憶素子（ＰＭ１，ＰＭ２）と、第２ソース電極及び第２ドレイン電極を有し前記フローティングゲート電極をゲート電極とし前記不揮発性記憶素子が持つ閾値電圧に応じて異なる相互コンダクタンスを持つ事が可能な読み出しトランジスタ素子（Ｄｍ１，ＤＭ２）とを有する。 - 特許庁

When an image is displayed, the dot data is stored temporarily in a memory and only the dot data of a pixel array being formed by the dot forming elements is read out and converted into high resolution data before being fed to the dot forming elements according to the order for forming dots.例文帳に追加

画像の表示に際しては、ドットデータを一旦メモリに記憶しておき、ドット形成要素が形成しようとする画素列のドットデータだけを読み出して高解像度のデータに変換した後、ドットを形成する順序に従ってドット形成要素に供給する。 - 特許庁

The magnetoresistive random access memory architecture 10 includes a plurality of data columns each including a first plurality of non-volatile magnetoresistive elements 13, and a reference column 12 arranged adjacent to the plurality of data columns and including a second plurality of nonvolatile magnetoresistive elements 12.例文帳に追加

磁気抵抗ランダム・アクセス・メモリ・アーキテクチャ１０は、各々第１の複数の不揮発性磁気抵抗エレメント１３を含む複数のデータ列と、複数のデータ列に隣接して配置され、第２の複数の不揮発性磁気抵抗エレメントを含む基準列１２とを含む。 - 特許庁

In a method of designing a fixed format emissive display, a computing device having a processor and a memory is used, wherein the display includes an array of emissive pixel elements, and each pixel element includes at least two sub-pixel elements made of different materials.例文帳に追加

固定フォーマット発光性ディスプレイの設計方法であって、プロセッサおよびメモリを有する計算装置を使用するものが記載され、ディスプレイはアレイとなった発光画素素子を備え、各々の画素素子は、異なる材料からなる少なくとも２個の副画素素子を含む。 - 特許庁

This parallel processor 100 is provided with plural computing elements 40a-40f, reads command codes from a memory 110 by the unit of the command group, and actuating the computing elements 40a-40f in parallel based on the read command code to make an arithmetic process.例文帳に追加

並列演算処理プロセッサ１００は、複数の演算器４０ａ〜４０ｆを備え、命令グループ単位で、命令コードをメモリ１１０から読み出し、読み出した命令コードに基づいて各演算器４０ａ〜４０ｆを並列に動作させることにより演算処理を行う。 - 特許庁

When reading a plurality of accompaniment elements out of a memory part 6 and playing a automatic accompaniment, a control part 1 reads the accompaniment elements out sequentially and plays them in a playing order set with a reservation switch and an element selection switch of a switch part 4.例文帳に追加

制御部１は、メモリ部６に記憶された複数種類の伴奏エレメントを読み出して自動伴奏を行う場合に、スイッチ部４の予約スイッチ及びエレメント選択スイッチで設定された演奏順序に基づいて、各伴奏エレメントを順次読み出して演奏する。 - 特許庁

A focusing information detection part 19 obtains amount and direction of change of distance between the reference face and the lens 12 for focusing on the object based on the number of picture elements counted by the marker number of picture elements counting part 15 and the information stored in the memory 16.例文帳に追加

合焦情報検出部１９は、マーカー画素数カウント部１５で算出された画素数とメモリ１６に記憶されている情報を基に、被写体に合焦させるための基準面とレンズ１２間の距離の変化量および変化方向を求める。 - 特許庁

The one-ends of respective variable resistor elements 2 capable of storing information by changes of electric resistance are mutually connected and one electrode of a selection element 3 constituted of a MOSFET or a diode element for selecting two or more variable resistor elements 2 in common is connected to the one-ends of respective variable resistor elements 2 to constitute a memory cell.例文帳に追加

電気抵抗の変化により情報を記憶可能な可変抵抗素子２を複数備え、各可変抵抗素子２の一端同士を接続し、複数の可変抵抗素子２を共通に選択するＭＯＳＦＥＴまたはダイオード素子で構成される選択素子３の一つの電極と各可変抵抗素子の前記一端とを接続して、メモリセルを構成する。 - 特許庁

To prevent an interval between ReRAM elements from becoming against the rule, by adding a simple alteration to the arrangement structure of electrodes(vias) and the ReRAM elements concerning a ReRAM, by working by applying a predefined working rule to a memory cell selection transistor array to be refined, and also by working by applying another working rule to the ReRAM elements.例文帳に追加

ＲｅＲＡＭに関し、電極（ビア）及びＲｅＲＡＭ素子の配置構造に簡単な改変を加え、微細化すべきメモリセル選択トランジスタアレイには所要の加工ルールを適用して加工し、且つ、ＲｅＲＡＭ素子には別の加工ルールを適用して加工することを可能にし、ＲｅＲＡＭ素子の間隔がルール違反にならないようにする。 - 特許庁

This memory mounted removably on electronic equipment to store a prescribed data is provided with one or more of extraction detecting elements for detecting extraction of the memory from a mounted condition mounted on the electronic equipment, and a data eraser for erasing or damaging the whole or one portion of the stored prescribed data when the extraction of the memory is detected by the extraction detecting elements.例文帳に追加

電子機器に着脱可能に実装されるとともに所定のデータを記憶する記憶装置において、前記記憶装置が前記電子機器に実装された状態から抜き取られたことを検出する１又は２以上の抜取検出要素と、前記抜取検出要素により前記記憶装置が抜き取られたことを検出した場合に記憶された所定のデータの全部又は一部を消去ないし破壊するデータ消去装置と、を備えることを特徴とする。 - 特許庁

To provide an electrophoretic display device and an electronic apparatus, with which occurrence of malfunctional motion of a memory circuit due to variations in elements is prevented, and which is excellent in manufacturability and reliability of operation.例文帳に追加

素子ばらつきによるメモリ回路の動作不具合の発生を防止でき、製造性及び動作信頼性に優れた電気泳動表示装置及び電子機器を提供すること。 - 特許庁

For use as the main body case of the standard-specification cartridge with no built-in memory elements, the opening part 29 is closed by the closing member 32 to prevent the incursion of dusts therefrom.例文帳に追加

メモリ素子２５を内蔵しない標準仕様のカートリッジの本体ケース１として使用するときは、開口部２９は閉塞部材３２で塞いでここからの塵埃侵入を防止する。 - 特許庁

A bit memory circuit BM of the antifuse element set AFSET includes two antifuse elements AF which changes from an insulation state to a conductive state when a program voltage is applied.例文帳に追加

アンチヒューズ素子セットＡＦＳＥＴのビット記憶回路ＢＭは、プログラム電圧が印加されたときに絶縁状態から導通状態へ変化する２つのアンチヒューズ素子ＡＦを含む。 - 特許庁

Of vector elements contained in this continuous area, a one having the last element number is set as a terminal element number, and a memory is accessed based on an address shown thereby to read information.例文帳に追加

その連続領域に含まれるベクトル要素のうち、要素番号が最後のものが末尾要素番号として設定され、示されるアドレスに基づいてメモリがアクセスされ、情報が読み出される。 - 特許庁

Each of the resistive elements RM1 and RM2 is constituted of a plug 23 (lower electrode) and an adhesive layer 24, a memory layer 25, and an upper electrode 26 stacked on it.例文帳に追加

抵抗素子ＲＭ１、ＲＭ２のそれぞれは、プラグ２３（下部電極）と、その上部に積層された接着層２４、記憶層２５および上部電極２６によって構成されている。 - 特許庁

Since only the data of a pixel array for forming dots by the dot forming elements is required to be converted with high resolution, a large memory capacity is not required for converting the data with high resolution.例文帳に追加

高解像度に変換するデータは、ドット形成要素でドットを形成しようとする画素列のデータだけで良いので、高解像度に変換しても多くのメモリが必要になることはない。 - 特許庁

Plural memory elements 1a-1n are commonly connected in parallel wish unidirectionally extended signal wiring 2, 3, and 4, and signals are transmitted unidirectionally along the signal wirings 2-4.例文帳に追加

一方方向に延在する信号配線（２，３，４）に共通に複数のメモリ素子（１ａ−１ｎ）を並列に接続し、これらの信号配線に沿って一方方向に信号を伝達する。 - 特許庁

Resistance values of the plurality of reference resistance elements are selected so as to be changed from a smaller value to a larger value as compared with a minimum value and a maximum value of the resistance values of the memory cells.例文帳に追加

複数のレファレンス用抵抗素子の抵抗値は、メモリセルの抵抗値の最小値及び最大値に比べ、より小さい値からより大きい値まで変更できるように選定する。 - 特許庁

A computer 100 includes a main memory 120, an SSD (Solid State Drive) 130, a first chip set 140, and a second chip set 150 as constituent elements related to the storage of the data used in information processing.例文帳に追加

コンピュータ１００が、情報処理に使われるデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０を備えた。 - 特許庁

The liquid crystal display elements 100 stop power supply after turning on the screen, and an image is kept visible thereafter using the memory property and reflection characteristic of the liquid crystal.例文帳に追加

液晶表示素子１００は画面を表示した後は電力の供給を停止し、その後も液晶のメモリ性及び反射特性を利用して画像を視認可能な状態に維持される。 - 特許庁

An input analog signal is divided into a plurality of levels (n levels) by using resistances, and writing operations are performed to respective magnetic memory elements according to each of the divided analog signals.例文帳に追加

入力アナログ信号を抵抗を用いて複数レベル（ｎ種のレベル）に分割し、分割したそれぞれのアナログ信号に基づき各磁気メモリ素子に書込動作が行われるようにする。 - 特許庁

The data of the number of elements and the position coordinates of each element are inputted, and held in an element position coordinate memory 1, and the center of gravity coordinates of each element are calculated by a center of gravity calculating part 2.例文帳に追加

要素の数と各要素の位置座標のデータが入力され要素位置座標メモリ１に保持され、各要素の重心座標が重心演算部２により計算される。 - 特許庁

In addition, the memory circuit is composed of an ordinary element which can be formed in the same process as a semiconductor manufacturing process for forming elements constituting other circuits.例文帳に追加

これとともに、メモリ回路は他の回路を構成する素子を形成する半導体製造プロセスと同一の工程によって形成することが可能な通常の素子で構成するようにした。 - 特許庁

The transistors 2, 3 are connected between the other side electrodes of the resistor memory elements 1 and two source lines SL, respectively and gates of them are connected to the word lines WLA, WLB respectively.例文帳に追加

抵抗体記憶素子１の他方電極と２本のソース線ＳＬとの間にそれぞれトランジスタ２，３を接続し、それらのゲートをそれぞれワード線ＷＬＡ，ＷＬＢに接続する。 - 特許庁

The memory elements use a power supply voltage higher than the programmable core logic power supply voltage during normal operations, and can be power supplied using the same power supply voltage during data loading operations.例文帳に追加

通常動作の間、メモリ要素はプログラマブルコアロジック電源電圧より大きい電源電圧を用い、データローディング動作の間、それと等しい電源電圧を用いて電力供給され得る。 - 特許庁

To provide a color image processor and color image processing method which can perform color conversion to color signals containing more than five color elements with low available memory.例文帳に追加

５色以上の色成分を含む色信号に対して色変換を行う際に、少ないメモリ容量で実現できるカラー画像処理装置及びカラー画像処理方法を提供する。 - 特許庁

The element constituting first, second read/write switches SW4, SW5 and the memory sector 10 have higher breakdown voltage than that of the elements constituting the load current supply part 12 and the sense amplifier 13.例文帳に追加

第１、第２読出／書込切換スイッチＳＷ４、ＳＷ５及びメモリセクタ１０を構成する素子は、ロード電流供給部１２及びセンスアンプ１３を構成する素子よりも高耐圧である。 - 特許庁

A spin torque transfer magnetic memory device has magnetic tunneling junction elements, entering the same resistance state when a write current is applied, disposed in series at both sides of the source and drain of a selection transistor.例文帳に追加

スピン注入磁気メモリ装置は、選択トランジスタのソース・ドレインの両側に、書き込み電流印加時に同じ抵抗状態をとる磁気トンネル接合素子が直列に配置されている。 - 特許庁

A memory means is provided for dividing a plurality of light spots to a plurality of areas and storing the number of defective spots by the defective elements among a plurality of light spots for each area.例文帳に追加

複数の光スポットを複数の領域に分割し、領域毎に複数の光スポットのうち前記不良素子による不良スポットの数を記憶する記憶手段を備える。 - 特許庁

In one execution configuration, a head pointer moves forward only for one memory position to a direction indicated by the state of a direction flag in response to a request for inserting data elements into a data structure.例文帳に追加

一実施形態では、データ要素をデータ構造に入れるための要求に応答して、方向フラグの状態が示す方向にメモリ位置１つ分だけヘッド・ポインタを前進させる。 - 特許庁

Furthermore, a method for improving the reliability of a MOS transistor gate oxide film at the manufacturing of semiconductor ICs containing OTP memory elements and MOS transistors is included.例文帳に追加

また、本発明はＯＴＰメモリ素子とＭＯＳトランジスタとが含まれた半導体集積回路の製造時にＭＯＳトランジスタのゲート酸化膜の信頼性を高めうる方法を提供する。 - 特許庁