「memory elements」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

To enhance luminous efficiency, to lower a drive voltage, and to lower electricity consumption, for a display panel formed by an assembly of cells, display elements with a memory function, and in particular, a surface discharge type plasma display panel.例文帳に追加

メモリ機能を有する表示素子であるセルの集合体によって構成された表示パネル、特に面放電型プラズマ・ディスプレイ・パネルにおいて、発光効率の向上と低駆動電圧化、低消費電力化を目的とする。 - 特許庁

Other than filters 250 and 251 for the horizontal/vertical processings of wavelet transformation, the filter 252 for SS coefficient data calculation is included and the SS coefficient data of the levels 1, 2 and 3 are calculated beforehand and written in memory elements 202, 203 and 204.例文帳に追加

ウェーブレット変換の水平／垂直処理用のフィルタ２５０，２５１のほかに、ＳＳ係数データ計算用フィルタ２５２を備え、予めレベル１，２，３のＳＳ係数データを計算してメモリ要素２０２，２０３，２０４に書き込む。 - 特許庁

To provide a ternary shape memory alloy for the living body in which Sn free from the indication of toxicity is added as a third element to a Ti alloy composed of elements excellent in suitability to the living body.例文帳に追加

生体適合性に優れた元素で構成されているＴｉ合金に着目し、第３元素として毒性の指摘のないＳｎを加えた３元系合金を生体用の形状記憶合金として提案する。 - 特許庁

Comparison logic monitors the window 34 of the queue 30 and selects one or plural queue elements 32 to be sent to the element 20 representing a memory access request that is not sent to the element 20 yet.例文帳に追加

比較論理が、この待ち行列のウィンドウを監視し、データ記憶要素にまだ送られていないメモリ・アクセス要求を表すデータ記憶要素へ送るための１つまたは複数の待ち行列要素を選択する。 - 特許庁

This magnetic random access memory system is provided with tunnel magnetic resistance elements 10, word lines WL1 to WLn, bit lines BL1 to BLm, a writing driver and a writing circuit 52 that can simultaneously select all writing drivers.例文帳に追加

磁気ランダムアクセスメモリシステムは、トンネル磁気抵抗素子１０、ワード線ＷＬ１〜ＷＬｎ、ビット線ＢＬ１〜ＢＬｍ、書き込みドライバ、及び全ての書き込みドライバを同時に選択状態にできる書き込み回路５２を備えている。 - 特許庁

To provide an electronic bulletin board permitting powerless display by constructing a display part from memory type liquid crystal display elements, and permitting remote and multi-points simultaneous rewrite display by making the display part operate via a personal computer and a network.例文帳に追加

メモリー性液晶表示素子で表示部を構成することで無電力表示を可能とし、パーソナルコンピュータやネットワークを介することにより遠隔多地点同時書き換え表示が可能な電子掲示板を提供できる。 - 特許庁

At this time, based on the input value read from an input power detecting means 14, a relation between frequencies of the switching elements 4A, 4B memorized in a memory unit 16 and the input is rectified to a relation particular to the product itself.例文帳に追加

そのとき入力電力検知手段１４から読取った入力の値から、記憶装置１６に記憶されているスイッチング素子４Ａ，４Ｂの周波数と入力との関係を、その製品独自のものに補正する。 - 特許庁

One electrodes (lower electrodes 16) of the elements C are connected to one storage nodes of flip-flop circuits which constitute the memory cell, and the other electrodes (upper electrodes 19) are connected to the other storage nodes of the flip flop circuits.例文帳に追加

容量素子Ｃの一方の電極（下部電極１６）は、メモリセルを構成するフリップフロップ回路の一方の蓄積ノードに接続され、他方の電極（上部電極１９）は他方の蓄積ノードに接続される。 - 特許庁

A processor coupled to the memory 104 applies the respective stored configuration elements correlated to the objective design element to the objective design element, according to an order indicated by the consecutive number.例文帳に追加

メモリ(104)に結合されたプロセッサは、対象となっている設計要素に関連付けられたそれぞれの格納されたコンフィギュレーション要素を、対象となっている設計要素に、連続番号によって示された順序で適用する。 - 特許庁

The data rear out of the image data memory are corrected by a correcting arithmetic circuit 117 into data suitable to individual elements, a pulse-width modulating circuit 106 imposes pulse-width modulation, and the resulting data are used to drive object rows to be scanned.例文帳に追加

そして、画像データメモリから読み出されたデータは、補正演算回路１１７で各素子に適したデータに補正され、パルス幅変調回路１０６でパルス幅変調され、走査対象の行の駆動に用いられる。 - 特許庁

To realize a sound recording and simultaneous monitoring function without using high-speed circuit elements by providing a buffer circuit whose processing speed is high in a digital audio signal recording and reproducing device in which a nonvolatile memory is made to be a recording medium.例文帳に追加

不揮発性メモリを記録媒体としたデジタルオーディオ信号記録再生装置において、処理速度の速いバッファ回路を備えることにより、高速の回路素子を用いることなく録音同時モニタ機能を実現する。 - 特許庁

Those dictionaries are memory-developed on a main memory 12, and the words of input words and phrases are converted into the logical indexes by referring to them, and whether or not the logical index set corresponding to the CIF codes is included in the elements of the arbitrary combination is decided, and the CIF codes corresponding to the included logical index set are derived.例文帳に追加

これらの辞書をメイン・メモリ１２上にメモリ展開し、それを参照して、入力される字句の単語を論理インデックスに変換し、その任意の組み合わせの要素の中にＣＩＦコードに対応する論理インデックス・セットが包含されるか判別し、包含される論理インデックス・セットに対応するＣＩＦコードを導出する。 - 特許庁

Further, by setting a common constant current circuit 108B for a plurality of sense word lines 31, the sum of a pair of reading currents passed through the pair of magneto-resistive effect elements 12A, 12B of the memory cell 12 is made constant, and information is read from the memory cell 12 based on a difference between the pair of reading currents.例文帳に追加

さらに、複数のセンスワード線３１について共通に定電流回路１０８Ｂを設けることにより、各記憶セル１２における一対の磁気抵抗効果素子１２Ａ，１２Ｂを流れる一対の読出電流の和を一定化すると共に、一対の読出電流の差に基づいて記憶セル１２から情報を読み出す。 - 特許庁

When read-out is performed and memory elements on the same bit line are selected continuously, read-out of next memory element can be performed during the resetting of bit line voltage after read-out by switching a read-out bit line by switching selection transistors TL or TR, high speed random read-out can be performed.例文帳に追加

読み出し時、連続で同一ビット線上の記憶素子が選択された場合、選択トランジスタＴＬとＴＲを切り換えにより読み出すビット線を切り換えることで、読み出し後のビット線電圧をリセットしている間に、次の記憶素子の読み出しが可能となり、高速なランダム読み出しが可能となる。 - 特許庁

A memory cell 100 consists of MFSFET 21 whose gate insulating film is constituted of ferroelectric film 13 and selective switching elements 22, 23 consisting of an MISFET, whose gate insulating film is constituted of paraelectric film 16, while a load element 24 for read-out, is connected to the memory cell 100 in series.例文帳に追加

ゲート絶縁膜が強誘電体膜１３で構成されたＭＦＳＦＥＴ２１からなるメモリ素子と、ゲート絶縁膜が常誘電体膜１６で構成されたＭＩＳＦＥＴからなる選択スイッチング素子２２、２３とでメモリセル１００が構成され、メモリセル１００に直列に読み出し用の負荷素子２４が接続されている。 - 特許庁

Respective programmable elements are constituted of depletion type transistors D100, D101 being same as memory cells of a mask ROM apparatus, the depletion type transistors are programmed in a first program state of a conduction state in an ion injection process for memory cells of the mask ROM apparatus or in a second program state of a non-conduction state.例文帳に追加

プログラム可能な素子の各々はマスクＲＯＭ装置のメモリセルと同一の空乏型トランジスタＤ１００，Ｄ１０１で構成され、空乏型トランジスタはマスクＲＯＭ装置のメモリセルに対するイオン注入工程で導通状態の第１プログラム状態又は非導通状態の第２プログラム状態にプログラムされる。 - 特許庁

The signal processing part 33 has a telegram wording memory part 40 for memorizing the information wording of the telegram, determines whether or not the light signals L1, L2 received by the light-receiving elements 31, 32 respectively are made relevant to each other by predetermined regulation, and message-writably controls the message memory part 40 based on the determination result.例文帳に追加

信号処理部３３は、情報電文を記憶するための電文記憶部４０を有し、受光素子３１、３２でそれぞれ受光された光信号Ｌ１、Ｌ２が所定の規則で互いに関連付けられているか否か判定し、この判定結果に基づいて電文記憶部４０を電文書込可能に制御する。 - 特許庁

To avoid individual memories from being inefficiently used because a memory for storing a variable length coding table and a memory used by a header information processing section as a working area are configured as independent memories and to reduce the number of cycles required to write elements to the variable length coding table.例文帳に追加

可変長符号テーブルを格納するメモリと、ヘッダ情報処理部が作業領域として使用するメモリを、独立したメモリとして構成することに起因していたそれぞれのメモリへの非効率な使用を回避するとともに、可変長符号テーブルへ要素を書込む場合に必要なサイクルを削減する。 - 特許庁

A syntax element conversion part 15 retrieves a tag name memory 11 and an attribute name memory 12 based on a tag name and an attribute name and converts the tag name and the attribute name into an abbreviated tag name and an abbreviated attribute name and an output part 16 combines converted syntax elements and outputs the combined result as an abbreviated document type definition matching document 3.例文帳に追加

構文要素変換部１５は、構文要素におけるタグ名、属性名により、タグ名メモリ１１，属性名メモリ１２を検索し、タグ名、属性名を短縮タグ名、短縮属性名に変換し、出力部１６は変換した構文要素を結合し短縮文書型定義整合文書３として出力する。 - 特許庁

A storage member 2 using first and second electrodes and a phase change material between them is pinched without using any rotary mechanisms and positioning mechanisms of an optical head, a structure in which a control voltage for controlling current flowing to the storage member is provided is set to be a memory cell for storing information, and a plurality of memory cells are arranged on a substrate as storage elements.例文帳に追加

回転機構や光ヘッドの位置決め機構を用いず、第１の電極と第２の電極と、その間に相変化材料を用いた記憶部材２を挟み、記憶部材に流れる電流を制御する制御電圧を設けた構造を情報記憶のメモリセルとし、これを基板上に複数個配置して記録素子とした。 - 特許庁

Each of computing elements 1-1 to 1-n reads an operation result of another adjacent computing element 1 from a shared memory 3 connected to a local shared bus 2 to which the computing element is connected, executes predetermined arithmetic processing for the operation result and writes the operation result of the arithmetic processing in a shared memory 3 other than the shared memory 3 connected to the local shared bus 2.例文帳に追加

演算器１−１〜１−ｎが、自己が接続されているローカル共有バス２に接続されている共有メモリ３から隣接している他の演算器１の演算結果を読み出して、その演算結果に対する所定の演算処理を実施し、その演算処理の演算結果を上記ローカル共有バス２に接続されている上記共有メモリ３以外の共有メモリ３に書き込むように構成する。 - 特許庁

The charge trap type 3-level nonvolatile semiconductor memory and its driving method are provided with a memory array including a plurality of memory elements capable of storing data in at least two charge trap areas in a current moving direction, and a page buffer driven to map a set of first to third bit data in the threshold voltage groups of the two charge trap areas constituting a set.例文帳に追加

本発明の電荷トラップ型の３−レベル不揮発性半導体メモリ装置及びその駆動方法は、それぞれが電流の移動方向に沿って少なくとも二つの電荷トラップ領域にデータを記憶することができる複数のメモリ素子を持つメモリアレイと、一組の第１〜第３ビットのデータを、一組をなす二つの前記電荷トラップ領域のスレショルド電圧グループにマッピングするように駆動されるページバッファーとを備える。 - 特許庁

The magnetic memory includes a magnetization fixed layer 12A, having a fixed magnetization direction and a magnetization free layer 12C, having a variable magnetization direction and is also equipped with a plurality of magnetoresistive elements 12 for recording information by resistance values changing, depending on the magnetization direction of the magnetization free layer 12C; and word lines WL electrically connected to respective one end of the plurality of magnetoresistive elements 12.例文帳に追加

磁気メモリは、磁化の方向が固定された磁化固定層１２Ａと、磁化の向きが変化する磁化自由層１２Ｃとを含み、かつ磁化自由層１２Ｃの磁化の方向に基づいて変化する抵抗値により情報を記録する複数の磁気抵抗素子１２と、複数の磁気抵抗素子１２の一端に電気的に接続されたワード線ＷＬとを具備する。 - 特許庁

The MRAM device is provided with electrodes (first electrodes) TA1, TA2 of memory cell access transistors on a substrate 51, magnetic tunnel junction elements 86a, 86b electrically connected to the first electrodes TA1, TA2, and a bit line (a second electrode) 91 electrically connected to the first electrodes TA1, TA2 through the magnetic tunnel junction elements 86a, 86b.例文帳に追加

前記ＭＲＡＭ装置は、基板５１上のメモリセルアクセストランジスタの電極（第１電極）ＴＡ１，ＴＡ２、該第１電極ＴＡ１，ＴＡ２に電気的に連結された磁気トンネル接合要素８６ａ、８６ｂおよび該磁気トンネル接合要素８６ａ、８６ｂを通じて第１電極ＴＡ１，ＴＡ２に電気的に連結されたビットライン（第２電極）９１を備える。 - 特許庁

A spin injection magnetic random access memory has an antiferromagnetic coupling structure in which filter layers 22, 32 composed of ferromagnetic layers 23, 33, nonmagnetic layers 24, 34, and ferromagnetic layers 25, 35, a plurality of ferromagnetic tunnel junction elements 21, 31 having mutually different switching current characteristics being stacked in series, and equalized in plane area of each ferromagnetic tunnel junction elements 21, 31.例文帳に追加

フィルター層２２，３２が強磁性層２３，３３／非磁性層２４，３４／強磁性層２５，３５からなる反強磁性結合構造を有するとともに互いに異なったスイッチング電流特性を有する強磁性トンネル接合素子２１，３１を直列に複数個積層し、且つ、前記各強磁性トンネル接合素子２１，３１の平面面積を同じにする。 - 特許庁

In a semiconductor memory device 100 wherein a plurality of capacitance elements 112 are formed on a semiconductor substrate 101, each of the plurality of capacitance elements 112 has a bottom electrode 109, a metal oxide film 110 formed on the bottom electrode 109, and a top electrode 111 formed on the metal oxide film 110.例文帳に追加

半導体記憶装置は、半導体基板１０１上に複数の容量素子１１２が形成された半導体記憶装置１００において、複数の容量素子１１２は、それぞれ、下部電極１０９と、下部電極１０９上に形成された金属酸化膜１１０と、金属酸化膜１１０上に形成された上部電極１１１とを備える。 - 特許庁

To prevent writing errors of TMR elements having a small writing margin, by equalizing to each other the values of the writing currents flowing through the writing wirings formed in the array of the respective stages of the laminated cell array of a magnetic random access memory.例文帳に追加

磁気ランダムアクセスメモリの積層セルアレイの各段アレイに形成された書き込み配線に流れる書き込み電流の値を各段で等しくなるようにし、書き込みマージンの少ないＴＭＲ素子の誤書き込みを防止する。 - 特許庁

After data saving is finished, the data of task 3 saved in the first save memory 42 are restored by the program counter 1-1, the storage elements 21-1, 22-1 and 23-1 of the arithmetic circuit 3, and the register file 4-1.例文帳に追加

データ退避終了後、第１の退避メモリ４２に退避されているタスク３のデータが、プログラムカウンタ１−１、演算回路３の記憶素子２１−１，２２−１および２３−１、並びにレジスタファイル４−１にそれぞれ復元される。 - 特許庁

In the semiconductor device having a memory cell capacity 40 and the antifuse 20A, the antifuse 20A has at least two or more insulating elements A and B which are formed simultaneously with the capacity 40 and electrically connected in series.例文帳に追加

メモリセル容量４０及びアンチヒューズ２０Ａを有する半導体装置において、前記アンチヒューズは、前記メモリセル容量と同時に形成され電気的に直列に配置された少なくとも２つ以上の絶縁素子Ａ，Ｂを有している。 - 特許庁

To provide a light emitting device which can suppress the degradation in luminance and the occurrence of luminance unevenness of light emitting elements accompanying the deterioration of an electroluminescence material and permits switching of vertical and horizontal displays without separately and newly adding a frame memory.例文帳に追加

電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができ、フレームメモリを別途新たに追加することなく、縦横の表示の切り替えが可能な発光装置の提供を課題とする。 - 特許庁

The circuit for testing cores consisting of a control means 1, a decoding means 2 and a downloading means 3 and to transit states of elements to constitute a logical circuit and a memory circuit of the core 4, is mounted on an LSI as a peripheral logical circuit of the core 4.例文帳に追加

制御手段１、デコード手段２、ダウンロード手段３から成り、コア４の論理回路およびメモリ回路を構成する素子の状態を遷移させるコアテスト回路をコア４の周辺論理回路としてＬＳＩに搭載する。 - 特許庁

To establish a method which matches both processes and can form both elements together by damascene process with good controllability, when the manufacturer mounts a single gate peripheral transistor and a stacked gate type of nonvolatile memory cell mixedly on one chip.例文帳に追加

単ゲート型周辺トランジスタと、積層ゲート型不揮発性メモリセルを1チップ上に混載させる際、両プロセスを整合させ制御性良くこれらの素子両方を一緒にダマシンゲートプロセスで形成できる方法の確立が課題である。 - 特許庁

In an initialization processing of a step 1, circuit diagram data (net list), standard information of the respective elements and input data as time waveform of the voltage or the current to be used for operational simulation are inputted and the circuit diagram data is developed on a memory.例文帳に追加

ステップＳ１の初期化処理では、回路図データ（ネットリスト）と、各素子の規格情報と、動作シミュレーションに用いる電圧又は電流の時間的波形である入力データとを入力し、前記回路図データはメモリに展開する。 - 特許庁

To provide an ink-jet recording apparatus enabling reliable rewriting of data such as that of ink residual amount even when inexpensive memory elements are employed and mounted in ink containers, and to provide ink containers employed in the recording apparatus.例文帳に追加

インク収容体に搭載される記憶素子として安価なものを用いても、インク残量などといったデータを確実に書き換えることのできるインクジェット記録装置、およびそれに用いるインク収容体を提供すること。 - 特許庁

Similarity between two arbitrary melodies is judged only concerning melody information by comparing them with each other in three elements of tone row, musical interval time (hearing tone length), and vocalization point using a memory reverberation effect being a hearing characteristic peculiar to a human being.例文帳に追加

旋律情報のみを対象に任意の２旋律間において人間特有の聴感特性である記憶残響効果を応用した音列／音程時間（聴感音長）／発音点の３要素で比較し、旋律の類似度を判定する。 - 特許庁

The nonvolatile memory device in which area penalty is small and integration degree is high can be obtained by adopting such constitution that one access transistor is shared with the plurality of tunnel magnetoresistive elements TMR like the above constitution.例文帳に追加

本願構成の如く複数のトンネル磁気抵抗素子ＴＭＲに対して１つのアクセストランジスタを共有した構成とすることにより、エリアペナルティの小さい集積度の高い不揮発性記憶装置を実現することができる。 - 特許庁

A surge voltage generated, when the switching elements are cut off, is OR-coupled by a diode 116 and input in a temporary memory circuit 125; this in then read by the CPU 110a with the pulse edge of P1 or P2, memorized and reset.例文帳に追加

上記開閉素子の遮断時に発生するサージ電圧はダイオード１１６で論理和結合されて一時記憶回路１２５に入力され、ＣＰＵ１１０ａはその後Ｐ１またはＰ２のパルスエッジでこれを読出し、記憶、リセットする。 - 特許庁

In this case, the frame stored in a memory (it is set to be an n-th frame) is read once in every one quarter of the interval of the original display interval of the frame (i.e., 33.3 mS) and no reading is conducted in the remaining three quarters of the interval (the elements are not driven).例文帳に追加

この場合は、メモリに記憶したあるフレーム（ｎフレーム目とする）をそれが持つ本来の表示期間（即ち３３．３ｍＳ）の１／４の期間で１回読み出し、残りの３／４の期間は読み出さない（素子を駆動しない）。 - 特許庁

To provide a semiconductor memory which can start amplification of a sense amplifier circuit by appropriately following the variations in characteristics when reading even when there are variations in the characteristics of the circuit elements due to various conditions in production, or the like.例文帳に追加

製造条件のばらつき等によって回路素子の特性が変化する場合でも、読み出し時のセンスアンプ回路の増幅開始タイミングをこの特性変化に適切に追従させることができる半導体記憶装置を提供する。 - 特許庁

Deterioration and damage of elements caused by interruption of the power source can be prevented by stopping supply of the power source to the semiconductor memory from the power source circuit after the output voltage level of the high voltage generating circuit is reduced.例文帳に追加

上記高電圧発生回路の出力電圧レベルが低下された後に、上記電源回路から上記半導体メモリへの電源供給を停止させることで、電源遮断に起因して素子が劣化したり、破損するのを防止する。 - 特許庁

A recording apparatus comprises: a control part that allows a voltage from a power supply part to be applied to recording elements, with a predetermined number of nozzles as unit; and a nonvolatile memory that stores accumulated time, during which the voltage is applied, for each of the predetermined number of nozzles.例文帳に追加

記録装置は、所定数のノズルを単位として電源部からの電圧を記録素子へ印加させる制御部と、所定数のノズル毎に電圧が印加された累積時間を格納する不揮発性メモリを具備する。 - 特許庁

The stop device provided with a shape memory actuator includes two stop elements 5 sliding within a fixed support structure 1 and usually hold in their mutual distant position by a cam means 7 pushed through a spring means 8.例文帳に追加

形状記憶アクチュエーターを備えた止め具は、固定支持構造体1の内部で滑動して、ばね手段８で押圧されるカム手段７によってそれらの相互離間位置に通常保持される二つの止め要素５を含んでいる。 - 特許庁

The memory cell array 4 stores and holds data in a plurality of magnetoresistive elements connected to a word line WLy (y=0, 1, ..., 2n, 2n+1, ...), and a bit line BLix, and a source line SLix (i=0, 1, ..., m, ..., M; x=0, 1).例文帳に追加

メモリセルアレイ４は、それぞれワード線ＷＬｙ（ｙ＝０，１，…２ｎ，２ｎ＋１，…）、ビット線ＢＬｉｘ及びソース線ＳＬｉｘ（ｉ＝０，１，…，ｍ，…，Ｍ；ｘ＝０，１）に接続された複数の磁気抵抗素子に対してデータを記憶保持する。 - 特許庁

A default value of a signal MDST can be set to a high level or a low level by setting one side and the other side of these programmable elements to a on-state and off-state utilizing a program and the like of a memory element.例文帳に追加

これらプログラム可能な素子１１０，１２０の一方及び他方が、メモリ素子のプログラム等を利用してオン状態、オフ状態に設定されることにより、信号ＭＤＳＴのデフォルト値をハイレベルまたはローレベルに設定できる。 - 特許庁

To provide a non-volatile semiconductor memory device including a variable resistive element which reduces the variation in the resistance values among elements, restrains read-out disturbance in a high-resistance state, and performs stable switching operation at high speed.例文帳に追加

素子間の抵抗値のバラツキを軽減すると共に、高抵抗状態の読み出しディスターブを抑制し、安定したスイッチング動作を高速で行うことのできる可変抵抗素子を備えた不揮発性半導体記憶装置を実現する。 - 特許庁