「memory elements」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The method includes: a step in which unknown data values are sampled from a plurality of memory elements (15); a step in which the unknown data values are buffered; a step in which known values are written in the plurality of memory elements (15); a step in which the known values are sampled; and a step in which the known values are compared with the buffered unknown values.例文帳に追加

１実施形態の方法は、複数のメモリ素子(15)から未知のデータ値をサンプリングするステップと、その未知のデータ値をバッファリングするステップと、複数のメモリ素子(15)に既知の値を書き込むステップと、その既知の値をサンプリングするステップと、その既知の値とバッファリングされた未知の値を比較するステップを含む。 - 特許庁

To provide semiconductor memory elements which can reduce the test time by making a DRAM core test by a parallel input/output interface method and support various input/output information transmission rates in the multi-port memory elements communicating information with external devices by a serial input/output interface method when operating normally.例文帳に追加

正常動作時に直列入／出力インタフェース方式で外部装置と情報通信を行うマルチポートメモリ素子において、並列入／出力インタフェース方式でＤＲＡＭコアテストを実行することによってテスト時間を減少させ、且つ、様々な入／出力情報伝送処理率を支援する半導体メモリ素子を提供すること。 - 特許庁

Semiconductor memory includes: selector elements configured to turn one main bit line on at different timing to each other; and sub bit lines coupled to each of the selector elements; a memory cell coupled to each of the sub bit lines, and a constant electric potential line juxtaposed to the main bit line and coupled to a constant electric potential.例文帳に追加

１つの主ビット線に互いに異なるタイミングでオン駆動するセレクタ素子及び当該セレクタ素子のそれぞれに接続された副ビット線を介して当該副ビット線のそれぞれにメモリセルが接続され、当該主ビット線に並置されるとともに固定電位に接続された固定電位線が設けられていること。 - 特許庁

This memory circuit board on which plural memory elements 11 to 14 are mounted connects a termination circuit 20 consisting of serial circuits of resistances 21 and capacitors 22 at the ends of connection lines 16 which start at prescribed terminals of a connector 10 and connect prescribed terminals of the elements 11 to 14 in turn.例文帳に追加

複数のメモリ素子１１〜１４を搭載したメモリ回路基板において、コネクタ１０の所定の端子から出発して、複数のメモリ素子１１〜１４の所定の端子を順に接続した接続線１６の終端に抵抗２１とコンデンサ２２の直列回路からなる終端回路２０を接続する。 - 特許庁

The signal delay apparatus includes a memory element and serially connected interpolation elements and is configured for the dynamic delay of a digital sampled input signal, the input signal is stored in a register, the next sampling position is then marked and stored in the memory, and the value in the register and the marked value are supplied to the interpolation elements.例文帳に追加

メモリ要素及び直列接続された補間要素を含むディジタルサンプリングされた入力信号の動的遅延のための信号遅延装置で構成し、入力信号をレジスタに格納した後次のサンプリング位置にマーキングを行いメモリに記憶させ、レジスタの値とメモリのマーキングされた値とで補間要素に供給される。 - 特許庁

In an assembly in which a plurality of memory cells constituting a MRAM are arranged in a matrix state, a first power source supplying a power source to each memory cell and a plurality of amplifying elements amplifying output signals of each memory cell are arranged respectively at the outer side of two columns of the most outer column (or two rows of the most outer row) of opposing memory cells in the assembly.例文帳に追加

ＭＲＡＭを構成する複数のメモリセルが行・列の状態で配列した集合体において、前記各メモリセルに電源を供給する第１の電源と、各メモリセルの出力信号を増幅する複数の増幅素子は、前記集合体で対向するメモリセルの最外列の２つの列（又は最外行の２つの行）の外側にそれぞれ配置した。 - 特許庁

In the reconfiguration of this gate array, an optical memory 3 is arranged on the chip and this optical memory 3 is irradiated with light, and by simultaneously irradiating each of the light receiving elements with optical signals depending on programs, the logic cell is reconfigured.例文帳に追加

このゲートアレイを再構成するに際し、チップ上に光メモリ３を配置し、この光メモリ３に光を照射して、受光素子のそれぞれにプログラムに応じた光信号を同時に照射することにより、ロジックセルを再構成する。 - 特許庁

A master JVM process 104 loads the data from the program module, stores an element having the data into its private memory area 108, and stores the other elements in a "read only" area 112 of the sharable memory area.例文帳に追加

マスターＪＶＭプロセス１０４が、プログラムモジュールからのデータをロードし、そのデータのある要素をそのプライベートメモリ領域１０８内に格納し、その他の要素を共用可能なメモリ領域の「リードオンリ」エリア１１２内に格納する。 - 特許庁

A storage capacity of the buffer memory 12 is pre-arranged to be larger compared with the number of pixels 17 of the display unit 11, and lines having more memory elements than the number of dots are allotted to the pixels 17 of the main scanning lines 16 of the display unit 11.例文帳に追加

バッファメモリ１２の記憶容量は、表示器１１の画素１７の数に比べて大きくしておき、表示器１１の主走査線１６の画素１７に対し、そのドット数よりも大きな記憶素子１８を有するラインを割当てる。 - 特許庁

The dot image generation circuit 1 is provided with a dot pattern memory 23 for storing dot patterns having n gradation elements and a comparator 24 for reading out a dot pattern from the memory 23 and comparing the read pattern with multi-valued image data.例文帳に追加

ｎ階調要素をもつ網点パターンを格納した網点パターンメモリ２３と、この網点パターン２３から網点パターンを読み出して多値画像データとを比較する比較器２４とを備えて網点画像生成回路を構成する。 - 特許庁

Memory elements provided by an integrated circuit having a memory cell storing data bits corresponding to one side of voltage of Low and High are connected to a data node storing data bits, also, connected to reversed data node storing inversion of data bit.例文帳に追加

ローとハイの電圧の一方に対応するデータービットを記憶するメモリーセルを有する集積回路が提供されるメモリー要素はデータビットを記憶するデータノードにつながれ、また、データビットの反転を記憶する反転データノードにつながれる。 - 特許庁

The superior memory performance is kept by processing elements one at a time rather than bringing the whole iterable into memory all at once.Code volume is kept small by linking the tools together in a functional stylewhich helps eliminate temporary variables.例文帳に追加

iterable 全体をを一度にメモリ上に置くよりも、要素を一つづつ処理する方がメモリ効率上の有利さを保てます。 関数形式のままツールをリンクしてゆくと、コードのサイズを減らし、一時変数を減らす助けになります。 - Python

In a magnetic memory provided with a memory cell array in which memory cells having magnetic resistance elements being writable by changing resistance by making current flow are arranged in a matrix state, the test method of the memory includes a writing step performing writing of test data for the memory cell by using a writing pulse having height of writing pulse height or less during use also having narrower width than width of the writing pulse.例文帳に追加

電流を流して抵抗を変化させることにより書き込みが可能な磁気抵抗素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイを備えた磁気メモリにおいて、使用時の書き込みパルスの高さ以下の高さを有しかつ当該の書き込みパルスの幅よりも狭い幅を有する書き込みパルスを用いて前記メモリセルに試験データの書き込みを行う書き込みステップを備えている。 - 特許庁

To provide a driving circuit capable of making it efficient to layout nonvolatile ferro-electric memory elements wherein a cell array part is divided into two and any cell is made selectable, minimizing the chip in size, and maximizing the elements in the driving performance.例文帳に追加

セルアレイ部を二つに分割してその中から任意のセルを選択できるようにした不揮発性強誘電体メモリ素子のレイアウトを効率的にし、かつチップのサイズを最小化し、素子の駆動能力を極大化できる駆動回路を提供する。 - 特許庁

Thus, the system prevents the destruction of data due to the erroneously writing and the erroneously erasing of data with respect to the memory 6 by the runaway of a soft program or the like and the occurrence of instable states of elements and the destruction of the elements due to writing operation to blocks in which data are not erased.例文帳に追加

ソフトプログラムの暴走等による不揮発性メモリ６のデータの誤書き込み・誤消去によるデータ破壊、消去されていないブロックに対する書き込み動作による素子の不安定状態の発生及び素子破壊を防止する。 - 特許庁

A unit cell constituting a memory of one bit is constituted of two magnetic resistance elements R22a, R22b magnetized so that respective direction of magnetization is reverse direction, and one semiconductor switch element T22 for selecting these magnetic resistance elements.例文帳に追加

１ビットのメモリを構成する単位セルが、互いの磁化の向きが反対向きとなるように磁化される２個の磁気抵抗素子Ｒ２２ａ、Ｒ２２ｂと、これら磁気抵抗素子を選択するための１つの半導体スイッチ素子Ｔ２２とから構成されている。 - 特許庁

Data can be read out surely even if difference of threshold voltage of two non-volatile memories is small by holding data of one bit using two elements of non-volatile memory elements 106 and 112 storing complementary data.例文帳に追加

１ビットのデータを互いに相補なデータを記憶する不揮発性メモリ素子１０６と１１２の二つの素子を使って保持することで、二つの不揮発性メモリ素子のしきい値電圧の差が小さくても確実にデータを読み出しことが可能になる。 - 特許庁

To provide a musical piece data exchange format and a mobile terminal device that can change a musical piece corresponding to a plurality of elements and set correspondence relation between the plurality of elements and musical piece only by writing a file to a memory.例文帳に追加

複数の要素に対応して楽曲を変更することができ、かつ、ファイルをメモリに書き込むだけで複数の要素と楽曲の対応関係を設定することができる楽曲データ交換フォーマットおよび携帯端末装置を提供する。 - 特許庁

Then, all electric characteristics of the total hall elements to be selected are measured at rom temperature, and the measured electric characteristics is referred to the temperature correlation diagrams of the respective characteristics stored in the memory medium, so as to determine the temperature coefficient of each of the hall elements to be selected.例文帳に追加

その後、選別対象のホール素子の全数の電気特性を室温で測定し、測定した電気特性を、記憶媒体に記憶してある各特性の温度相関図に当てはめ、選別対象の各ホール素子の温度係数を決定する。 - 特許庁

For example, one of the bit lines 13 laid in a column direction is made a reference bit line RBL in the memory cell array 10 with anti-fuse elements 11 arranged in a grid pattern.例文帳に追加

たとえば、アンチヒューズ素子１１が格子状に配置されたメモリセルアレイ１０の、列方向に敷設されたビット線１３のうちの１本を参照ビット線ＲＢＬとする。 - 特許庁

To provide a producing method of a capacitor insulation film by using an ECR sputtering apparatus which has high dielectrical characteristics, contributing to the creations of high-speed and microminiaturized semiconductor memory elements, etc.例文帳に追加

ＥＣＲスパッタ装置を用いて、半導体メモリ素子などの高速化、微細化に寄与する高い誘電特性を有するキャパシタ絶縁膜を作製する方法の提供。 - 特許庁

To provide a multi-port memory in which data can be written preferencially in either one of ports with small number of additional elements without requiring an arbiter circuit whose circuit configuration is complex.例文帳に追加

回路構成が複雑な調停回路を必要とせず、少ない追加素子により書き込みデータをどちらかに優先させることができるマルチポートメモリを提供する。 - 特許庁

To provide an imaging device which can raise precision of defective pixel detection, based on an imaging picture signal by solid imaging elements, without increasing the memory capacity.例文帳に追加

メモリ容量が増大することなく、固体撮像素子による撮像画像信号を基にした欠陥画素検出の精度を高めることが可能な撮像装置を提供する。 - 特許庁

The respective memory elements 201-204 are divided into independent four memories and the horizontal/vertical processings of the respective levels are performed by parallel processings using the two filters 250 and 251.例文帳に追加

各メモリ要素２０１〜２０４を独立した４つメモリに分割し、２つのフィルタ２５０，２５１を用いた並列処理により各レベルの水平／垂直処理を行う。 - 特許庁

In the memory cell, for example, the wires 20a, 20b of the fourth layer and the wire 21a of the fifth layer are connected respectively through the TMR elements 26a, 26b.例文帳に追加

たとえば、メモリセル部においては、第４層目の配線２０ａ，２０ｂと第５層目の配線２１ａとを、それぞれ、ＴＭＲ素子２６ａ，２６ｂを介して接続する。 - 特許庁

The circuit is formed through a CMOS process, magnetic memory elements 43 and 44 are demarcated by converting a part 42b of a magnetic blanket layer into an insulating material.例文帳に追加

その回路は、まずＣＭＯＳプロセスで製作され、その後磁気メモリ・エレメント（４３，４４）は、磁気ブランケット層の一部（４２ｂ）を絶縁材料に変換することにより画定される。 - 特許庁

The quantity of light emission of a plurality of OLED (Organic Light Emitting Diode) elements is measured by a light measurement system 20 and current data such that the quantity of light emission becomes constant are stored in a memory 330.例文帳に追加

複数のＯＬＥＤ素子の発光量は、光測定システム２０によって測定され、発光量が一定になる電流データがメモリ３３０に記憶される。 - 特許庁

To eliminate restriction of wirings and arrangement of bumps due to the existence of a fuse elements group, in a hybrid semiconductor chip including a logic circuit section and a memory macro section on a same substrate.例文帳に追加

論理回路部とメモリマクロ部を同一基板に備えた混載型の半導体チップにおいて、ヒューズ素子群の存在による配線やバンプの配置の制約をなくす。 - 特許庁

Sense bit lines 21A, 21B are disposed in a bit arraying direction for a pair of magneto-resistive elements 12A, 12B constituting one memory cell 12, and a reading current is supplied.例文帳に追加

１つの記憶セル１２をなす一対の磁気抵抗効果素子１２Ａ，１２Ｂごとにビット列方向に沿ってセンスビット線２１Ａ，２１Ｂを設け、読出電流を供給する。 - 特許庁

Data is written according to a source side injection method using charged charge of capacitance elements (Cda, Cdb) connected to nodes (DLa, DLc) at a drain side of a memory cell.例文帳に追加

メモリセルのドレイン側ノード（ＤＬａ，ＤＬｃ）に接続される容量素子（Ｃｄａ，Ｃｄｂ）の充電電荷を用いてソースサイドインジェクション方式に従ってデータの書込を行なう。 - 特許庁

To provide a display device to easily recognize positions of memory elements mounted in a long-sized body such as a conductive cable and an optical fiber cable.例文帳に追加

導電線ケーブル、光ファイバケーブル等の長尺体の内部に取り付けられた記憶素子の位置を容易に認識できるようにするための表示装置を提供すること。 - 特許庁

The shape memory element net 1 is arranged between a skeleton 5 and the skin 9 such that the plurality of binding node elements 15 can be moved relative to the skin of the skeleton 5.例文帳に追加

形状記憶素子ネット１を骨格５と表皮９との間に、複数の結合用ノード素子１５を骨格５の表面に対して移動し得るように配置する。 - 特許庁

The respective tunnel magnetic resistance elements are respectively arranged near crossing positions between the word lines WL1 to WLn and the bit lines BL1 to BLm and operate as memory cells MC11 to MCmn.例文帳に追加

各トンネル磁気抵抗素子は、ワード線ＷＬ１〜ＷＬｎとビット線ＢＬ１〜ＢＬｍとの交差位置近傍にそれぞれ配置され、メモリセルＭＣ１１〜ＭＣｍｎとして働く。 - 特許庁

To provide a semiconductor device wherein the yield and reliability of elements in a memory can be improved and the devices of a logic can be made micro, and to provide its manufacturing method.例文帳に追加

メモリ部の素子の歩留まり及び信頼性を向上でき、ロジック部の素子の微細化が可能な半導体装置及び半導体装置の製造方法を提供する - 特許庁

To continue to hold stored information even if it is affected by heat, hydrogen, and the like in a manufacturing stage, with respect to a semiconductor memory provided with ferroelectric storage elements.例文帳に追加

強誘電体記憶素子を備えた半導体記憶装置において、製造段階で熱や水素等の影響を受けても記憶情報を保持しつづけること。 - 特許庁

In the conventional method, a comparison threshold voltage is obtained for recording the malfunction of load elements by a voltage measurement performed during operation and stored in a volatile memory.例文帳に追加

従来の方法では、負荷要素の機能不全を記録するため、比較用のスレショルド電圧が動作中に行われる電圧測定によって得られ、揮発性メモリに蓄積された。 - 特許庁

Since the transistor exists between the first and second storage elements CR1, CR2, each transistor of the memory cell can be individually turned on/off by controlling the word line WL.例文帳に追加

第１及び第２記憶素子ＣＲ１，ＣＲ２間にトランジスタが存在するので、ワード線ＷＬの制御によりメモリセルの各トランジスタを個別にオン・オフすることができる。 - 特許庁

An adder part 4 generates the memory access address of a request for every vector element by adding a leading element address sent from a vector arithmetic part 1 and a distance between elements.例文帳に追加

アダー部４は、ベクトル演算部１から送られてくる先頭要素アドレスと要素間距離との加算によってベクトル要素毎のリクエストのメモリアクセスアドレスを生成する。 - 特許庁

To provide a semiconductor storage device which has stable uniformity and can be mass-produced, and in which quantum dot elements constituting memory cells respectively are integrated with high density.例文帳に追加

安定した均一性で量産可能であるとともに、それぞれがメモリセルを構成する量子ドット素子を高密度で集積した半導体記憶装置を提供する。 - 特許庁

A specific test pattern is displayed when an electric power source is connected, brightnesses are detected by photoelectric conversion elements 106 arranged in each pixel and stored in a memory circuit 104.例文帳に追加

電源投入時、特定のテストパターンを表示して、各画素に配置された光電変換素子１０６によって輝度を検出し、記憶回路１０４に格納する。 - 特許庁

To provide an efficiently-usable switching element; a manufacturing method of a switching element; and a manufacturing method of a memory element array capable of efficiently using arranged switching elements.例文帳に追加

効率よく使用できるスイッチング素子及びスイッチングそしの製造方法、並びに、配置されたスイッチング素子を効率よく使用できるメモリ素子アレイの製造方法を提供する。 - 特許庁

The diagnostic device 2 switches the setting of use of the ODT in each of the plurality of memory elements, based on information of an ODT use situation and the error, during system operation.例文帳に追加

診断装置２は、システム運用中において、ＯＤＴ使用状況及びエラーの情報に基づいて、複数のメモリ素子のＯＤＴ使用設定を切り換える。 - 特許庁

An NR part 20 has a line memory 21, an LPF circuit 23, an edge amount calculation circuit 24, a mixing coefficient calculation circuit 26, and first and second computing elements 28a and 28b.例文帳に追加

ＮＲ部２０はラインメモリ２１、ＬＰＦ回路２３、エッジ量算出回路２４、混合係数算出回路２６、および第１、第２の演算器２８ａ、２８ｂを有する。 - 特許庁

To provide a shared memory type information processing system constituted of a multiprocessors (plural CPUs) that is prevented from being stopped with a fault of a main storage in spite of the small number of hardware elements.例文帳に追加

少ないハードウェア量に関わらず、主記憶の故障で停止しないマルチプロセッサ(複数のCPU)で構成される共有メモリ型情報処理システムを提供する。 - 特許庁

The hologram memory element 1 uses a lithium niobate or lithium tantalate single crystal containing 1-5 mol%, in total, of one or more selected from Mg, Sc, Zn and In and one or more group VIII elements such as Fe, Co, Ni, Ru, Rh and Pd.例文帳に追加

ニオブ酸リチウム単結晶体またはタンタル酸リチウム単結晶体中に、Ｍｇ，Ｓｃ，Ｚｎ，Ｉｎのいずれか１種以上とＦｅを合計１〜５モル％含有して成る。 - 特許庁