「memory elements」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A program circuit 24 comprises fuse elements programming an address with which a spare memory cell is used instead of a defective memory cell.例文帳に追加

プログラム回路２４は、不良メモリセルに代えてスペアメモリセルを使用するアドレスをプログラムしておくヒューズ素子を含んでいる。 - 特許庁

The nonvolatile semiconductor memory device has a memory cell array including a plurality of memory cells constituted of diodes and resistance-change elements arranged in rows and columns.例文帳に追加

不揮発性半導体記憶装置は、ダイオードと抵抗変化素子により構成された複数のメモリセルが行及び列に配置されたメモリセルアレイを有している。 - 特許庁

To provide a semiconductor memory device capable of reducing the total number of magnetic memory elements equipped to a reference memory cell for generating a reference current.例文帳に追加

基準電流を生成するための基準メモリセルに備えられる磁気メモリ素子の総数を減らすことができる半導体メモリ装置を提供すること。 - 特許庁

To realize reduction of a memory cell area and improve a read-out operation margin in a cross point memory of multi-bank system using variable resistance elements for memory cells.例文帳に追加

メモリセルに可変抵抗素子を用いたマルチバンク方式のクロスポイントメモリにおいて、メモリセル面積の縮小化を実現し、読み出し動作マージンの向上を図る。 - 特許庁

This memory has a memory cell array region in which a plurality of twin memory cells having one word gate and first and second non-volatile memory elements controlled by first and second control gates are arranged.例文帳に追加

１つのワードゲートと、第１，第２のコントロールゲートにより制御される第１，第２の不揮発性メモリ素子とを有するツインメモリセルを、複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

To use a memory cell having a small number of elements as an SRAM (Static Random Access Memory) by preventing a case where the data are written or read to or from a memory cell and the memory cell is refreshed at the same time.例文帳に追加

メモリセルのデータの書き込み又は読み出しとメモリセルのリフレッシュとが同時に行われることを防止することにより、素子数の少ないメモリセルをＳＲＡＭとして用いる。 - 特許庁

The nonvolatile semiconductor memory includes: a memory cell array 10 having a plurality of memory cells including electrically programmable anti-fuse elements; and a control circuit 20 for controlling the memory cell array.例文帳に追加

不揮発性半導体記憶装置は、電気的にプログラム可能なアンチフューズ素子を含む複数のメモリセルを有するメモリセルアレイ１０と、メモリセルアレイを制御する制御回路２０とを備える。 - 特許庁

A motion element 11 is constructed by using a rod type shape memory alloy and a plurality of P-type Peltier elements and N-type Peltier elements serving as thermoelectric conversion elements arranged in the longitudinal direction of the shape memory alloy.例文帳に追加

運動素子１１は棒状の形状記憶合金と、この形状記憶合金の長手方向に複数個配置された熱電変換素子としてのＰ型ペルチェ素子とＮ型ペルチェ素子を用いて構成されている。 - 特許庁

The solid-state imaging device is provided with a frame memory means 15, having a plurality of memory elements 14 corresponding to respective pixels of a photoelectric conversion means 2 and a means of recording signals of the pixels of the photoelectric conversion means 2 in the memory elements 14 of the frame memory means 15.例文帳に追加

光電変換手段２の各画素と各々対応する複数のメモリ素子１４を有するフレームメモリ手段１５と、光電変換手段２の各画素の信号をフレームメモリ手段１５のメモリ素子４に記録する手段とを具備する。 - 特許庁

To provide a novel method of manufacturing an oxide ferroelectric elements for constituting a nonvolatile memory.例文帳に追加

不揮発性メモリを構成する強誘電体素子の新規な作製方法を提供する。 - 特許庁

Having multiple computational elements, all of which function simultaneously and share a memory device 例文帳に追加

すべてが、同時に動作し、かつ、記憶装置を共有する複数の計算要素を有するもの - 日本法令外国語訳データベースシステム

This data storage device 410 comprises a group 412 of programmable resistance memory elements 110, and a circuit 418 that supplies programming voltage to the selected memory elements of the group and that protects over-writing of the selected memory elements during programming by disconnecting programming voltage when the selected memory elements with the measured parameters of the memory elements being selected are shown to be already programmed.例文帳に追加

プログラム可能な抵抗メモリ素子１１０のグループ４１２と、前記グループの選択されたメモリ素子にプログラミング電力を供給し、前記選択されたメモリ素子の実測パラメータが前記選択されたメモリ素子が既にプログラミングされていることを示すときに、前記プログラミング電力を断つことにより前記選択されたメモリ素子のプログラミング中において上書きを保護する回路４１８とを備えるデータ記憶装置４１０を提供する。 - 特許庁

In a third group practice form, voltage level in source-drain regions of the memory elements is varied.例文帳に追加

第３の組の実施形態は、記憶素子のソース−ドレイン領域で電圧レベルを変える。 - 特許庁

This invention relates to a method for testing constitution elements of a semiconductor memory.例文帳に追加

本発明は、半導体メモリー構成要素の試験のための方法に関するものである。 - 特許庁

A magnetic memory cell (10) includes first and second magnetoresistance elements (12, 14) which are connected in series.例文帳に追加

磁気メモリセル(10)は、直列に接続された第1および第2の磁気抵抗素子(12,14)を含む。 - 特許庁

To provide a memory cell etc., capable of preventing occurrence of a software error with a fewer elements.例文帳に追加

少ない素子でソフトエラーの発生を防止することができるメモリセル等を提供する。 - 特許庁

In manufacturing a magnetic memory device 10 there are performed steps of: forming layers including a memory layer 1, a tunnel insulating film 2, and a magnetization fixing layer 3; and thereafter of inspecting the distribution of oxygen elements or nitrogen elements in the magnetic memory device 10.例文帳に追加

磁気メモリ素子１０を製造する際に、記憶層１、トンネル絶縁膜２、磁化固定層３を含む各層を形成し、その後、磁気メモリ素子１０の酸素元素又は窒素元素の分布を検査する工程を行う。 - 特許庁

The surface shape of the skin 9 is changed moving the binding node elements 15 by changing the shape of the shape memory elements 14 by giving controlling commands to the two or more of binding node elements 15 placed on both sides of the respective shape memory elements 14.例文帳に追加

形状記憶素子１４の両側に位置する２以上の結合用ノード素子１５に制御指令を与えて形状記憶素子１４の形状を変えることにより、結合用ノード素子１５を移動させて表皮９の表面形状を変化させる。 - 特許庁

In this memory, tunnel magneto resistance elements TMRs constituting an MTJ (magnetic tunneling junction) memory cell are connected among sub-bit lines SBLs and straps SLs.例文帳に追加

ＭＴＪメモリセルを構成するトンネル磁気抵抗素子ＴＭＲは、サブビット線ＳＢＬとストラップＳＬとの間に接続される。 - 特許庁

The magnetic random access memory 1 is provided with memory cells 10 having magnetic resistance elements 11, a control circuit 20, and a detecting circuit 40.例文帳に追加

磁気ランダムアクセスメモリ１は、磁気抵抗素子１１を有するメモリセル１０と、制御回路２０と、検出回路４０とを備える。 - 特許庁

To provide a structure for three-dimensional integrated circuit memory, including reliable and extremely miniaturized memory elements, at low manufacturing cost.例文帳に追加

信頼できる非常に小型の記憶素子を含む、３次元集積回路メモリ用の構造を低い製造コストで提供すること。 - 特許庁

A memory interface circuit includes individual delay elements which adjust the timing of selected timing signals of the memory core timing signals.例文帳に追加

メモリインターフェイス回路は、メモリコアタイミング信号の選択されたタイミング信号のタイミングを調整する個々の遅延要素を含む。 - 特許庁

A plurality of the memory elements and a plurality of the transistors of a plurality of adjacent memory cells are alternately connected in series.例文帳に追加

互いに隣接する複数のメモリセルの複数の前記記憶素子および複数のセルトランジスタは、交互に直列に接続される。 - 特許庁

To provide a nonvolatile semiconductor memory in which memory elements are arranged three-dimensionally for a reduced chip area.例文帳に追加

チップ面積を縮小することができる、メモリ素子を３次元に配置した不揮発性半導体記憶装置を提供すること。 - 特許庁

To prevent effectively disturbance of data between adjacent memory cells in FeRAM elements sharing a cell plate between adjacent memory cells.例文帳に追加

隣接メモリセル間にセルプレートを共有するＦｅＲＡＭ素子における隣接メモリセル間のデータ攪乱を効果的に防止する。 - 特許庁

One side electrodes of the resistor memory elements 1 of the adjacent two memory cells MC are connected to the bit lines BLA, BLB respectively.例文帳に追加

隣接する２つのメモリセルＭＣの抵抗体記憶素子１の一方電極をそれぞれビット線ＢＬＡ，ＢＬＢに接続する。 - 特許庁

To perform the operation check of a FIFO memory consisting of dynamic elements by making a controlling part access a test data memory consisting of static elements.例文帳に追加

制御部から直接にバスを介して２値化回路のダイナミック素子からなるＦＩＦＯメモリに対して動作（読み書き）チェックを実施することができる方法およびＯＣＲ装置の提供。 - 特許庁

Data is stored in one side of the first and the second nonvolatile memory elements 108A, 108B, and data is not stored in the other side of the first and the second nonvolatile memory elements 108A, 108B.例文帳に追加

第１および第２の不揮発性メモリ素子１０８Ａ，１０８Ｂの一方は、データが記憶され、第１および第２の不揮発性メモリ素子１０８Ａ，１０８Ｂの他方は、データを記憶しない。 - 特許庁

To prevent a deterioration of each element in a semiconductor device which writes data by giving a high load to the memory elements to cause a chemical reaction, by lightening a load imposed on circuit elements and memory elements, which is caused by applying a load.例文帳に追加

メモリ素子に高い負荷を与えて化学反応を起こさせてデータの書き込みを行う半導体装置において、負荷をかけることによる回路素子およびメモリ素子にかかる負担を軽減し、各素子の劣化を防ぐことを課題とする。 - 特許庁

The quantum random address memory device 30 is provided with plural address ports of a low dimension A0-A3 and some ports that reverse them, plural magnetic nano-memory elements 40, a mixer element 32 coupling address ports to plural magnetic nano-memory element of a high dimension, a data output section coupled to plural magnetic nano-memory elements.例文帳に追加

量子ランダム・アドレス・メモリ装置(30)は、低次元の複数のアドレス・ポート(A,A0-A7)と、複数の磁性ナノ・メモリ素子(40)、アドレス・ポートを高次元の複数の磁性ナノ・メモリ素子に結合するミキサ素子(32)と、複数の磁性ナノ・メモリ素子に結合されたデータ出力部を備える。 - 特許庁

Since each of the nonvolatile memory elements in the memory cell array 102 has memory-function films on both sides of a gate electrode, the gate insulating film can be thin for the miniaturization to shrink the circuit area of the memory cell array 102.例文帳に追加

メモリセルアレイ１０２の不揮発性メモリ素子は、ゲート電極の両側にメモリ機能膜を有するので、ゲート絶縁膜を薄くして微細化を行なって、メモリセルアレイ１０２の回路面積を縮小できる。 - 特許庁

Vertical transistors (SV0, SV1) and a memory block having memory cells constituted of memory elements (PCM0, PCM1), in which the resistance value changes with the temperature given to the upper parts, are laminated, and a non-volatile memory of high integration is formed.例文帳に追加

縦型トランジスタ(SV0,SV1)と、その上方に与えられる温度によりその抵抗値が変化する記憶素子(PCM0,PCM1)で構成されるメモリセルを有するメモリブロックを、積層させ、高集積な不揮発メモリを実現する。 - 特許庁

One or a plurality of semiconductor elements 5a constituting a memory chip(s), as well as a control chip 5b for controlling the memory chip(s), are fixed to the substrate to form a memory card.例文帳に追加

基板２には、メモリーチップを構成する１又は複数の半導体素子５ａと、メモリーチップを制御するコントロールチップ５ｂが固定されてメモリーカードが構成されている。 - 特許庁

All the bits of the Mth data stream are connected to the target memory device 14 having the M pieces of memory resistors with bit width of X of, and occupy uniformly disposed non-adjacent memory elements.例文帳に追加

M番目のデータストリームのすべてのビットは、ビット幅XのメモリレジスタM個を有するターゲットメモリ装置14と相互接続され、均等に配された非隣接メモリ要素を占有する。 - 特許庁

A random access memory array includes first random access memory elements arranged in a plurality of rows and columns for storing data words at a multiple memory locations.例文帳に追加

ランダムアクセスメモリアレイは、複数のメモリ位置においてデータワードを格納するために複数個の行及び列に配列された第一ランダムアクセスメモリ要素を包含している。 - 特許庁

To improve the reliability of a magnetic memory by ensuring a breakdown voltage between a bit line of the memory and wiring connected to the lower layer of magnetic memory elements.例文帳に追加

磁気記憶装置のビット線と磁気記憶素子の下層に接続する配線との間の耐圧を確保することで、磁気記憶装置の信頼性の向上を可能とする。 - 特許庁

When determination results differ in comparing the determination result of a storage state when connecting the memory elements 11a, 11b in series with that of a storage state when connecting the memory elements 11a, 11b in parallel, a determination section determines that one of the memory elements 11a, 11b has been destroyed or deteriorated.例文帳に追加

メモリ素子１１ａ，１１ｂの直列接続時の記憶状態の判定結果と、メモリ素子１１ａ，１１ｂの並列接続時の記憶状態の判定結果とを比較し、判定結果間に齟齬があれば、判定部は、メモリ素子１１ａ，１１ｂの一方に破壊や劣化が生じていると判定する。 - 特許庁

To provide a semiconductor memory device that can restrain size fluctuations of memory elements and accurately detect data, and is highly reliable.例文帳に追加

メモリ素子のサイズのばらつきを抑制し、正確にデータを検出することができ、かつ、信頼性の高い半導体記憶装置を提供する。 - 特許庁

The transistor 2 is electrically connected to the bit line 4 via the corresponding magnetic memory element 3 in the plurality of magnetic memory elements 3.例文帳に追加

トランジスタ２は、複数の磁気記憶素子３の内の対応した磁気記憶素子３を経由してビット線４に電気的に接続されている。 - 特許庁

The memory device has a plurality of core banks consisting of memory cells and a set of storage elements having stored therein configuration information.例文帳に追加

本メモリ装置はメモリセルからなる複数個のコアバンク及び形態特定情報を格納している１組の格納要素を有している。 - 特許庁

Since the magnetic shield layer is arranged in the vicinity of the memory elements, a high magnetic shield effect can be obtained.例文帳に追加

磁気シールド層がメモリ素子の近くに配置されるため、高い磁気シールド効果が得られる。 - 特許庁

Having multiple computational elements, all of which function simultaneously but do not share a memory device 例文帳に追加

すべてが、同時に動作し、かつ、記憶装置を共有しない複数の計算要素を有するもの - 日本法令外国語訳データベースシステム

To provide a nonvolatile latch circuit in which nonvolatile memory elements are individually arranged within a logic circuit.例文帳に追加

ロジック回路内に不揮発性メモリ素子を個別に配置した不揮発性ラッチ回路を提供する。 - 特許庁

To provide a method of manufacturing flash memory elements that can be prevented from the occurrence of an ONO penetration phenomenon.例文帳に追加

ＯＮＯ浸透現象を防止することが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

By such a method, the multilayer circuits, e.g. memory elements can be manufactured in a comparably dense layout.例文帳に追加

このような方式で多層回路、例えばメモリ素子は比較的稠密な配列で製造できる。 - 特許庁