1153万例文収録!

「memory error」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > memory errorの意味・解説 > memory errorに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

memory errorの部分一致の例文一覧と使い方

該当件数 : 1582



例文

The error correction code PI is generated before the data are housed in the memory, and written in the memory together with the previous data.例文帳に追加

データをメモリに格納する前に誤り訂正符号PIを生成し、先のデータと合わせメモリに書き込む。 - 特許庁

To provide a flash memory system, and more specifically, to provide a flash memory system and its error correction method.例文帳に追加

フラッシュメモリシステムを提供し、さらに詳細には、フラッシュメモリシステム及びそのエラー訂正方法を提供する。 - 特許庁

When transferring the data of the non-volatile memory to the volatile memory, error correction is performed, and reliability is improved.例文帳に追加

不揮発性メモリのデータを揮発性メモリへ転送させる際は、エラー訂正を行い、信頼性の向上を図る。 - 特許庁

In transferring the data of the non-volatile memory to the volatile memory, error is corrected, and reliability is improved.例文帳に追加

不揮発性メモリのデータを揮発性メモリへ転送させる際は、エラー訂正を行い、信頼性の向上を図る。 - 特許庁

例文

When an error correction circuit 18 detects an error in data of a semiconductor memory 22, a slot generating part 202, 207 forms an access slot, and a memory control circuit 20 transfers error correction data formed by the error correction circuit to the semiconductor memory by executing burst transfer.例文帳に追加

誤り訂正回路18で半導体メモリ22のデータに誤りが検出された場合、スロット生成部202、207はアクセススロットを形成して、メモリ制御回路20はバースト転送の実行により誤り訂正回路で形成される誤り訂正データを半導体メモリに転送する。 - 特許庁


例文

Furthermore, an error storage memory 65 requires storage of the binary processing error E by several lines to generate the code component pattern, and since the error storage memory 65 is so far provided to calculate a weight average error Eav, it is not required to provide a new memory.例文帳に追加

また、符号成分パターンを作成するために、誤差格納メモリ65に数ライン分の2値化誤差Eを格納する必要があるが、誤差格納メモリ65は重み付け平均誤差Eavを算出するために従来から設けらているものであり、新たなメモリを設ける必要はない。 - 特許庁

When a correctable error is detected in read data from a memory, an error address is held in a corresponding memory controller, error notification is performed on this system controller for control the memory controller, without the intervention of MPU from the system controller, and data are read from the error address to correct errors, and are then rewritten.例文帳に追加

メモリからのリードデータに訂正可能なエラーを検出すると、エラーアドレスを対応するメモリコントローラ内に保持し、該システムコントローラに対してエラー通知を行い、該システムコントローラからMPUの介在なしに該メモリコントローラを制御し、該エラーアドレスからデータをリードしてエラーを訂正してからリライトする。 - 特許庁

An error correction circuit 8 carries out error correction processing using the check bit to data read from the memory array 2b, and the data which have been subjected to error correction processing are rewritten again in the memory arrays 2a, 2b.例文帳に追加

誤り訂正回路8は、メモリアレイ2bから読み出されたデータに対して検査ビットを用いて誤り訂正処理し、誤り訂正処理したデータを再びメモリアレイ2a,2bに再書き込みする。 - 特許庁

Record of an error of comparison can be stored in an erasable memory device.例文帳に追加

比較の誤りの記録を消去可能なメモリ装置に記憶する事が出来る。 - 特許庁

例文

To provide an improved technique for protecting a memory cache from a soft error.例文帳に追加

ソフトエラーからメモリキャッシュを保護するための改善された技術を提供する。 - 特許庁

例文

To provide a cache memory system capable of further preventing influence of soft error.例文帳に追加

よりソフトエラーの影響を抑えることのできるキャッシュメモリシステムを提供する。 - 特許庁

ERROR CORRECTING CODE FOR INCREASED STORAGE CAPACITY IN MULTI-VALUE LEVEL MEMORY DEVICE例文帳に追加

多値レベルメモリデバイスにおける増大した記憶容量のための誤り訂正符号 - 特許庁

METHOD AND DEVICE FOR DETECTING BIT ERROR IN MASKABLE CONTENT ADDRESSABLE MEMORY例文帳に追加

マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 - 特許庁

To shorten the access cycle time of a semiconductor memory having an error correction function.例文帳に追加

エラー訂正機能を有する半導体メモリのアクセスサイクル時間を短縮する。 - 特許庁

The obtained error information searched from the nonvolatile memory is stored in the buffer.例文帳に追加

不揮発性メモリから検索された取得エラー情報は、バッファに記憶される。 - 特許庁

DEVICE AND METHOD FOR REPETITIVE TRANSMISSION AND RECEPTION FOR NON-MEMORY ERROR CORRECTION CHANNEL CODING例文帳に追加

非メモリ誤り訂正チャネルコーディングの反復送受信装置及びその方法 - 特許庁

To prevent a read error caused by variation of a property of a reference memory cell.例文帳に追加

基準メモリセルの性質の変化によって生じる読み出しエラーを防止する。 - 特許庁

Even in operation error, the memory card 1 is not caught by a circular arc-shaped projection 23C.例文帳に追加

誤った操作をしても、メモリカード1は円弧突起23Cに掛着しない。 - 特許庁

ERROR CORRECTING CIRCUIT, ITS METHOD, AND SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH THE CIRCUIT例文帳に追加

エラー訂正回路、その方法及び前記回路を備える半導体メモリ装置 - 特許庁

The memory 25 always stores the digital data of the tracking error signal 7 to the address.例文帳に追加

メモリ25は、そのアドレスにトラキングエラー信号7のデジタルデータを随時記憶する。 - 特許庁

To improve an yield of a semiconductor memory by performing error correction replacing a two-bit error with two single-bit errors.例文帳に追加

2ビット不良を2つの単ビット不良に置き換えてエラー訂正することで、半導体メモリの歩留を向上する。 - 特許庁

The writing error address tag memory stores an address when the error flag is set, and provides the address during a rewriting operation.例文帳に追加

書込みエラーアドレスタグメモリは、エラーフラグがセットされた場合はアドレスを記憶し、再書込み動作中にアドレスを提供する。 - 特許庁

The flash memory stores the program for detecting an error for the program protection and the program for the error restoration.例文帳に追加

また、フラッシュメモリに対して、プログラム保護のためのエラー検出のためのプログラムとエラー修復のためのプログラムを記憶させる。 - 特許庁

A memory controller 2 carries out error detection on a wide range of area of a memory cell array, which includes not only readout addresses but also non-readout addresses among all the memory cell arrays.例文帳に追加

メモリコントローラ2は、全メモリセルアレイ領域のうち、読み出しアドレス以外の非読み出しアドレスについても、広範囲にエラー検出を行なう。 - 特許庁

During read-out, the stored data and the error correction code are read out from the main memory and the sub-memory respectively, the error correction code correcting the error caused in read-out data is generated based on these data, and the error of the read-out data is corrected by the error correcting circuit 300.例文帳に追加

読み出しのとき、メインメモリ及びサブメモリから記憶データと誤り訂正コードをそれぞれ読み出し、これらのデータに基づき読み出しデータに生じた誤りを訂正する誤り訂正コードを生成し、誤り訂正回路300によって、読み出しデータの誤りを訂正する。 - 特許庁

The returned data are stored in a reception memory 13, a CPU 14 performs verify checking of the returned data with the original data of the memory 12, prepares an error correction instruction and sends the error correction instruction to the station 20 from the memory 12, and the memory is rewritten on the basis of the error correction instruction.例文帳に追加

この送り返されたデータを受信メモリ13に蓄え、CPU14により送信メモリ12の元のデータとべリファイチェックして、誤り訂正命令を作成し、送信メモリ12から受信側局20に送り、この誤り訂正命令に基づきメモリを書き換える。 - 特許庁

To enable correction using an error correction circuit, by making prevention of only single memory cell information being in error, without making a plurality of memory cell information an error simultaneously, when one word line is defective, in a ferroelectric memory device form which data of a plurality of memory cells are outputted in parallel.例文帳に追加

複数のメモリセルのデータが並列出力される強誘電体メモリ装置において、1本のワード線が故障した場合に、複数のメモリセル情報が同時に誤りになることはなく、単一のメモリセル情報のみが誤りとなり、誤り訂正回路による訂正を可能にする。 - 特許庁

This memory device is provided with a dual port memory equipped with a first port corresponding to an externally started memory access operation and a second port for dealing with the memory access operation related with an error check and error correcting operation.例文帳に追加

本発明のメモリ装置は、外部的に開始されたメモリアクセス動作に対する第一ポートを具備すると共にエラーチェック及びエラー補正動作と関連するメモリアクセス動作を取扱う第二ポートを具備しているデュアルポートメモリを有している。 - 特許庁

By transferring the data stored in the nonvolatile memory FLASH to the volatile memory SDRAM together with the error code without having to perform an error correction for the data stored in the nonvolatile memory FLASH, transfer time of the data from the nonvolatile memory FLASh to the volatile memory SDRAM is shortened.例文帳に追加

不揮発性メモリFLASHに記憶されたデータをエラー訂正することなく、エラー訂正コードとともに揮発性メモリSDRAMに転送することで、不揮発性メモリFLASHから揮発性メモリSDRAMへのデータの転送時間を短くできる。 - 特許庁

An error term T_e of input data is detected by a parity check unit 1 and an error term detection unit 2, and a maximum value T_emax in a plurality of these error period is detected by an error period memory 3 and an error period maximum value retrieval unit 4.例文帳に追加

入力データのエラー周期T_eをパリティチェック部1及びエラー周期検出部2により検出し、複数のこれらエラー周期中で最大値T_emaxをエラー周期メモリ3及びエラー周期最大値検索部4により検出する。 - 特許庁

The safety elevator, the operation of which is controlled by executing a control program loaded by CPU 14 from a memory unit to RAM 20, comprises a detection circuit that detects a memory error in RAM 20 (a parity bit generating circuit 16 and a parity check circuit 17) and a log storing circuit 19 that records that a memory error has occurred and corrects the memory error by data stored in the memory unit when the memory error has occurred.例文帳に追加

CPU14を用いて記憶部からRAM20へロードされた制御プログラムを実行することで運転制御される安全エレベータにおいて、RAM20のメモリ・エラーを検出する検出回路(パリティビット生成回路16,パリティチェック回路17)と、メモリ・エラーが発生したことを記録するログ保存回路19と、を備え、メモリ・エラーが発生した場合、記憶部に格納されたデータによりメモリ・エラーの訂正を行う。 - 特許庁

An audio device 100 is equipped with a system microcomputer 90 for detecting the error and a memory card interface 10 for connecting a memory card 200 which stores the detailed information of the error.例文帳に追加

オーディオ装置100は、エラーを検出するシステムマイコン90と、エラーの詳細情報を記憶するメモリカード200を接続するメモリカードインタフェース10とを備える。 - 特許庁

The semiconductor memory device includes an error correction code block (ECC 11) for performing error correction encoding for the user data to generate parity data, and a memory for storing the user data and the parity data.例文帳に追加

半導体メモリ装置は、使用者データをエラー訂正エンコーディングしてパリティデータを生成するエラー訂正コードブロックと、使用者データと、パリティデータを貯蔵するメモリを含む。 - 特許庁

A write-in circuit 14 writes the conversion error correction data S2 in the flash memory 3.例文帳に追加

書込回路14は、その変換誤差補正データS2をフラッシュメモリ3に書き込む。 - 特許庁

A difference distribution memory 12 stores error data ERr, ERg and ERb of each pixel.例文帳に追加

誤差分配メモリ12には各画素の誤差データERr,ERg,ERbが記憶される。 - 特許庁

An error correction processing unit 11-1 corrects an error of data read from the first memory cells on the basis of data read from the first and second memory cells.例文帳に追加

誤り訂正処理部11−1は、第1及び第2のメモリセルから読み出されたデータに基づき、第1のメモリセルから読み出されたデータの誤りを訂正する。 - 特許庁

DISK MEMORY DEVICE FOR AV APPLICATION AND METHOD FOR PROCESSING IN SECTOR ERROR OF THE DEVICE例文帳に追加

AV用途のディスク記憶装置及び同装置におけるセクタエラー時の処理方法 - 特許庁

To obtain an imaging apparatus in which generation of a memory overflow error is deterred at a low cost.例文帳に追加

画像形成装置において、低コストでメモリオーバーフローエラーの発生を抑止する。 - 特許庁

The current second error value and the current phase shift correction value are stored in the memory.例文帳に追加

現在の第2エラー値と現在の位相偏移訂正値とはメモリに記憶される。 - 特許庁

To provide a test mode for an error correction circuit existing in an integrated circuit memory.例文帳に追加

集積回路メモリ内に存在するエラー修正回路にテストモードを提供する。 - 特許庁

To improve error detection accuracy and to suppress increase in capacity of a delay memory within a device.例文帳に追加

エラーの検出精度を上げ装置内の遅延用メモリの容量増加を抑える。 - 特許庁

An error spread coefficient selection signal is decided by data denoting the memory residual capacity.例文帳に追加

ここで、メモリ残量のデータにより、誤差拡散係数選択信号が決定される。 - 特許庁

To prevent the occurrence of a memory shortage error in a terminal in the midway of home page download.例文帳に追加

ホームページダウンロード途中での端末におけるメモリ不足エラー発生を防止する。 - 特許庁

To provide an error correction circuit, a memory device, and an error correction method which can perform error correction at high-speed and suppress an increase in structure and/or power consumption of the error correction circuit.例文帳に追加

高速な誤り訂正を可能とし、誤り訂正回路の規模や消費電力の増大を抑えることができる誤り訂正回路およびメモリ装置、並びに誤り訂正方法を提供する。 - 特許庁

The correcting sections 72 and 73 read out an error value corresponding to the column position from the error value storage memory 32 and multiples the error value thus read out by a correction gain G depending on the color component of a pixel thus correcting the error value.例文帳に追加

補正部72,73は、カラム位置に対応した誤差値を誤差値格納メモリ32から読み出し、画素の色成分に応じた補正ゲインGを読み出した誤差値に乗算して、誤差値を補正する。 - 特許庁

If an error is caused during writing on one page in data writing to the nonvolatile memory 110, an error type and a physical address of the error causing page are specified by an error page specification part 128.例文帳に追加

不揮発性メモリ110にデータを書き込む際に、あるページへの書き込み中にエラーが発生したときに、エラーページ特定部128によってエラーの種類とエラーが生じたページの物理アドレスを特定する。 - 特許庁

The correcting sections 45 and 46 read out an error value corresponding to the column position from the error value storage memory 32 and multiples the error value thus read out by a correction gain G depending on the level of the image signal thus correcting the error value.例文帳に追加

補正部45,46は、カラム位置に対応した誤差値を誤差値格納メモリ32から読み出し、画像信号のレベルに応じて補正ゲインGを読み出した誤差値に乗算して、誤差値を補正する。 - 特許庁

A memory 17 writes the output Es(t) of the control element 3, and a memory 18 writes the output of error Ee(t).例文帳に追加

メモリ17は制御要素3の出力Es(t)を書き込み、メモリ18は誤差Ee(t)の出力を書き込む。 - 特許庁

The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.例文帳に追加

メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁

例文

To provide a nonvolatile semiconductor memory device that corrects a random error generated when reading out a memory cell.例文帳に追加

メモリセルの読み出し時に発生するランダムエラーを補正することができる不揮発性半導体記憶装置を提供する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS